[发明专利]使数字信号接收器准确同步的方法和装置

权利要求书

1.一种用于使数字信号接收器，特别是数字音频广播接收器准确时间同步的方法，其特征是，为了确定修正参数，使用了由接收的信号中得到的平方频道脉冲响应的重点，并直接从通过相关关系得到的频道频率响应的估测扫描值中确定平方频道脉冲响应的重点，其中，从接收的信号中导出使接收器同步的修正参数，并测定被传输的参考信号与接收器中存储的参考信号的关系。

2.根据权利要求1所述的方法，其特征是，从相位角Θ与常数(N/2π)的积中计算平方频道脉冲响应的重点的近似值，从频道频率响应的扫描值中确定相位角Θ，N是频道频率响应的扫描值的数量。

3.根据权利要求2所述的方法，其特征是，用CORDIC算法确定相位角(Θ)。

4.根据权利要求1所述的方法，其特征是，通过图表中存储的、与常数(N/2π)相乘的基本角度(Θ_k)的累加计算平方频道脉冲响应的重点的近似值，基本角度与符号值(δ_k)加权，通过CORDIC算法逐渐确定符号值(δ_k)。

5.根据权利要求1所述的方法，其特征是，通过与二次幂加权的符号值(Θ_k)的相加计算平方频道脉冲响应的重点的另一近似值，接着与常数(N/2π)相乘，其中，通过从符号(δ_k)到0，1取值范围的转换形成加权符号值。

6.一种用于确定使数字信号接收器，特别是数字音频广播接收器准确时间同步的修正信息的装置，其特征是，频道频率响应的扫描值(H_k)逐渐传输给乘法器(3)的输入端，此外，这些串联电路的扫描值还传输给存储器(1)和用于形成输入端信号共轭复合值的电路(2)，这样产生的共轭复合值和延迟一个脉冲周期的频道频率响应的扫描值传输给乘法器(3)的第二输入端，乘法器(3)的输出值序列传输给加法器(4)，在第二存储器(5)中延迟一个脉冲周期的总值反馈给加法器的第二输入端，总值还逐渐传输给线路结构组件(6)，在这一线路结构组件中实现用于确定被传输总值的相位角的算法，这样，在线路结构组件(6)的输出端得到平方频道脉冲响应的重点的近似值。

7.根据权利要求6所述的装置，其特征是，在线路结构组件(6)中实现用于确定被传输总值的相位角的CORDIC算法。

8.根据权利要求7所述的装置，其特征是，存储在图表(40)中的、与常数(N/2π)相乘的基本角度(Θ_k)逐渐传输给第四乘法器(41)，并在那里与从频道频率响应的扫描值H_k的序列中计算得到的符号序列(δ_k)加权，这样产生的值序列在第四加法器(42)中可被加到延迟一个周期的、经过第六存储器(43)进行相加结果反馈的第四加法器(42)的第二输入端，在根据预定的脉冲时间数(K)结束迭代后，加法器的输出信号是平方频道脉冲响应的重点的近似值。