[实用新型]掉电保护存储器无效
申请号: | 96209364.5 | 申请日: | 1996-05-16 |
公开(公告)号: | CN2251186Y | 公开(公告)日: | 1997-04-02 |
发明(设计)人: | 成修治 | 申请(专利权)人: | 成修治 |
主分类号: | G11C14/00 | 分类号: | G11C14/00 |
代理公司: | 北京万科园专利事务所 | 代理人: | 张亚军,刘朝华 |
地址: | 100029 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 掉电 保护 存储器 | ||
本实用新型涉及一种计算机的存储器。
现有的存储器中,EPROM虽可改写其中内容,但常用紫外线擦除器擦除,而且擦写的次数有限一般为几十到几百次。E2PROM虽然可用电擦除,但它擦除时是分页进行的,且存取周期长,不适合高速场合,重复写的次数也只有一万至十几万次。SRAM有可随意读写更改的优点,但存在其中的数据在掉电时会全部丢失。现在许多用到RAM的场合,往往加主板电池和外电路,以保护其中的数据不丢失,但所配置的电路不是太复杂就是不可靠,在连续开关电源或有连续通断电时,由于受到尖峰脉冲的影响,其RAM中的数据会丢失若干个字节,且主板电池的寿命也只有一到两年,在更换电池时须对数据进行处理,因此给使用者带来不必要的麻烦和占用了线路板的空间。
本实用新型的目的在于提供一种存储数据量大,可经常改动,而且掉电不丢失数据的掉电保护存储器。
下面结合附图对本实用新型的实施例说明如下:附图是本实用新型的电路原理图。
本实用新型由电压监视电路,RC延时电路、电压切换开关和SRAM组成。在SRAM芯片的CS、WR端的信号线中分别申接两个逻辑门电路,所述两个逻辑门电路的控制端与上述电压监视及RC延时电路的输出端相连接,所述电压监视及RC延时电路的输入端接Vcc+5V端,电压监视器在Vcc小于4.3V时输出一个低电平,使上述逻辑门电路处于非导通状态,锁定了外来的CR和WR信号,此时SRAM处于自保护状态,在Vcc上升过程中,RC延时电路在上升到4,3V时,且延时100ms后,输出高电平,使逻辑门电路导通,SRAM对外开放。SRAM芯片的Vcc端通过上述电压切换开关与Vcc+5V端相连接,在电压降到3V时,切断外界+5V电源,接通后备电池E。上述电路的线路板和标准DIP形成背式结构,塑封构成掉电保护存储器的芯片。
所述电压监视及RC延时电路是由电压比较器IC1、稳压二极管Ds、标准电池、RC延时电路组成。电压比较器的一个输入端为电压监视及RC延时电路的输入端,电压比较器另一端接1.2V标准电池端,电压比较器输出端为电压监视及RC延时电路的输出端,RC延时电路的电阻R4一端接上述电压监视及RC延时电路的输入端,另一端接电压监视及RC延时电路的输出端,RC延时电路的电容C1一端接电压监视及RC延时电路的输入端,另一端接地。
所述电压切换开关由二个三极管BG1、BG2,二个稳压二极管D1、D2和一个永备电池E组成。所述第一个三极管BG1的发射极为电压切换开关的输入端,集电极为输出端,其基极通过电阻R3与第二个三极管BG2的集电极相连接;第二个三极管BG2的基极通过稳压二极管D1电阻R1串接支路与上述电压切换开关的输入端相连接,还通过电阻R2接地,第二个三极管BG2的发射极接地;在上述电压切换开关的输出端与地端之间接有二极稳压管D2和永备电池E串接支路。
本实用新型是标准DIP封装芯片,与同容量SRAM芯片管脚完全兼容,使用起来十分方便。电压切换开关产生的压降小于0.1V,同时有效地避免了电池的外泄,使电池达到了最经济的使用效果。它特别适用于数据量大且需经常改动的场合,如用在工业中的现场改程序或调试,具有使用方便,连续上电十万次的情况下数据不丢失,存入其中的数据至少保留十年以上,性能十分可靠等优点。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成修治,未经成修治许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/96209364.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:自助式康复器
- 下一篇:便携式空气过滤呼吸器