[发明专利]引线框、半导体器件及该半导体器件的制造工艺

说明书

本发明涉及引线框和半导体器件，更具体地说，涉及一种在应用于多引线的引线框和半导体器件时有效的技术。

随着集成度的进一步改善，在诸如LSI(大规模集成电路)的半导体器件中安装了更复杂的电路，并具有更强的功能。这样强的功能需要半导体器件具有更多的外部端子，这样，使半导体芯片上设置的压焊区电极的数目和本身是半导体器件的的引线的外部端子的数目相应地增加。例如，在逻辑型半导体器件中，外部端子的数目高达到几百个。作为这种多引线半导体器件，已知有四方扁平封装(QFP)型半导体器件。由于分别在封装半导体芯片的封装体的四个侧面上设置多个引线，故QFP型半导体器件适合于形成多引线型，并且具有下述优点，即当半导体器件安装在封装基板上时可有效地利用围绕半导体器件的空间。

用于组装这种QFP型半导体器件的引线框公开于1993年5月31日NIKKEI BP出版的“VLSI封装技术(第一卷)”的第155至164页中，在第157至159页中示出具体的图形。

上述的微结构可使半导体芯片上形成更多的元件数目和使这些元件能在较高的速度下工作，而来自半导体芯片的热量的产生也增加。作为一种使其散热性能已得到改善的半导体器件，例如在以上给出的“VLSI封装技术(第二卷)”的第200至203页中公开了的一种备有散热器的半导体器件。在该半导体器件中，半导体器件的散热性能即通过在半导体芯片上安装散热器得到改善。

为了实现上述的多引线结构，需要减少引线框的引线间距，即，引线之间的间隔，和引线的宽度。

按照上述的高功能的需要，在半导体芯片上设置了多个压焊区电极，并且将压焊区间距，或压焊区电极之间的间隔，也故得更小。一般来说，存在着多种半导体芯片的压焊区电极之间的间距。为了增加在一个晶片上制造的芯片数目，希望芯片尺寸小。因此就显示出这样一种趋势，即将压焊区电极之间的间距设置成一个非常小的值。

为此，当使用金焊丝将多个引线和压焊区电极键合时，间隔被减小，由此产生邻近的焊丝易于互相接触和短路的问题。在半导体芯片的角部处这个问题特别严重，这是因为在半导体芯片的角部，键合到压焊区电极的焊丝在相对于半导体芯片的斜方向上延伸，即使压焊区间距不变，焊丝之间的有效间隔也会减小。

在焊丝键合后的树脂模塑时，可能因各个焊丝的机械强度下降或焊丝有效间隔的减少，而产生焊丝移动，模塑树脂的流动会使焊丝被变形。这种变形产生焊丝的短路的问题。

此外，在QFP中，引线的配置区域在越接近安装在中心的半导体芯片时变得越窄。其结果是，当引线间距由于引线的加工精度的限制不能随半导体芯片的压焊区间距充分地减小时，就不可能使引线的引线端接近于半导体芯片。因而，用于使压焊区电极和引线键合的焊丝不得不加长。这种焊丝加长产生引起上述短路或焊丝移动的可能性。

此外，由于因引线的这种变细，以及各个引线的机械强度降质，故引线变得易于因小的力而变形，由此引起上述短路。

此外，半导体器件具有广泛的应用范围，使其被引入到各种不同的电子设备中。结果，即使半导体器件具有共同的功能，它们也被制成具有不同的封装外形。如果不同的半导体芯片分别用于半导体器件，则半导体器件的种类增加，从而降低生产效率。

本发明的一个目的是提供一种能在具有多引线的半导体器件中防止发生短路或引线移动和使键合变得稳定的技术。

本发明的另一个目的是提供一种为一种半导体芯片制造多种不同封装外形的半导体器件技术。

本发明的又一个目的是提供一种能改善多引线半导体器件的散热特性的技术。

通过参照附图进行的下述描述，本发明的上述的和其他的目的和新颖的特征将变得显而易见。

这里公开的发明的代表性的方面将简要地描述如下。

将多个引线中部分内引线的引线端配置成面对另一侧，该另一边邻近于跨过半导体芯片的角部至对应于该封装的一侧的半导体芯片一侧，上述多个引线的外引线从封装的该一侧伸出。

此外，在处于该封装的角部的内引线之间配置虚设引线，它们的一端延伸到内引线的引线端，它们的另一端不引出到封装的外部。

在将半导体芯片安装在支撑体上，将内引线通过绝缘体固定到该支撑体上的半导体器件中，将内引线的引线端用设置在上述支撑体的整个表面上的粘附层固定到半导体芯片安装区的整个周边。

再有，内引线的引线端的最大引线间距小于最小引线间距的两倍。

再有，使对应于半导体芯片的角部的内引线引线端的引线间距比在其他引线引线端处的引线间距宽。