[发明专利]自动增益控制电路及其方法无效
申请号: | 97112957.6 | 申请日: | 1997-06-10 |
公开(公告)号: | CN1085922C | 公开(公告)日: | 2002-05-29 |
发明(设计)人: | 金基范 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H04N5/52 | 分类号: | H04N5/52 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 马莹 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 自动增益控制 电路 及其 方法 | ||
本发明涉及接收高清晰度信号的接收机,具体涉及到高清晰度电视(以下写作HDTV)接收机的自动增益控制电路及其方法。
通常,在发送机发送的射频(RF)信号中,信号的幅度在传输期间受到各种信道环境的影响而改变,并被接收机接收。在自动增益控制中(以下写作AGC),幅度剧烈变化的接收信号的幅度被一致控制到一个预定的电平,这对数字信号处理系统很重要。当收到信号的幅度改变时,由于在接收机中很难进行适当的解调所以不可能再现原始信号。
美国专利5,451,948中提供了一种常规的用于具有数字信号处理器的RF接收机的AGC电路。在模数(A/D)转换期间,由于使用中频(IF)信号所以在上面提到的专利中提供的常规AGC电路中,要求采样时钟频率要大于两倍的中频(IF)信号频率。因此,当实现AGC电路时,必需采用具有极快运行速度的昂贵器件。而且,当前端AGC信号送到后端AGC回路时需要正确调整定时,并且由于使用输入信号所以AGC操作不稳定。尤其是,当AGC电路应用于GA-HDTV(大联盟-HDTV)系统时,由于残留边带(VSB)(GA系统的传输信号标准)的特性,该AGC电路只起到极小的作用。
本发明的一个目的是提供一种自动增益控制(AGC)电路,用于在接收高清晰度信号的接收机中,利用收到信号的幅度和段同步信号的平均幅值,补偿在传输期间由于信道环境导致的收到信号幅度中的变化,而且还用于维持幅度在同一电平上。
本发明的另一目的是提供一种AGC方法,用于在接收高清晰度信号的接收机中,利用收到信号的幅度和段同步信号的平均幅值,维持收到信号在同一电平上。
为了实现第一个目的,本发明提供了一种用于一接收机中的自动增益控制(AGC)电路,该接收机包括:调谐器/IF解调器,用于接收包括多个段的高清晰度信号,其中每个段均是由段同步信号和预定数目码元组成的,同时它还用于根据自动增益控制信号输出预定电平的中频(IF)信号;同步信号检测器,用于检测IF信号中的段同步信号。该AGC电路包括:非相干(non-coherent)AGC信号发生器,根据IF信号幅度产生第一AGC信号;相干(coherent)AGC信号发生器;根据段同步信号的幅值产生第二AGC信号;选择器,用于当检测到段同步信号时选择第二AGC信号,而当未检测到段同步信号时选择第一AGC信号,并提供被选信号给调谐器/IF解调器作为AGC信号。
为实现第二个目的,本发明提供了一种接收机采用的AGC方法,该接收机用于接收包括多个段的HDTV信号,其中每个段是由段同步信号和预定数目码元组成的;用于根据AGC信号输出具有统一幅度的中频(IF)信号;用于检测IF信号中的段同步信号。该AGC方法包括步骤:检测输入IF信号幅度和预先设置的第一参考值之间的差异并产生第一AGC信号;检测段同步信号幅度和预先设置的第二参考值之间的差异并产生第二AGC信号;当检测到段同步信号时选择第二AGC信号,而当未检测到段同步信号时选择第一AGC信号,并提供AGC信号。
本发明的上述目的和优点将通过参照附图详细描述其优先实施例而变得更加清楚:
图1所示为本发明采用的高清晰度电视的整体结构的框图;
图2所示为GA-HDTV格式的数据段的结构;
图3为表示按照本发明实施例的自动增益控制电路结构的电路图。
如图1所示的本发明的HDTV中,调谐器/IF解调器102将通过天线(未示出)接收到的信号转化为预定频率的IF信号。一模/数(A/D)转换器104将调谐器/IF解调器102提供的模拟IF信号转换为数字信号。数字频率和相位锁定环路(DFPLL)106利用从A/D转换器104输出的数据中包括的导频信号来恢复载波,并且将恢复的载波与A/D转换器104的输出数据相乘从而解调载波以得到基带数据。
匹配滤波器108将DFPLL106输出的解调后的基带信号与一预传输信号匹配。一码元定时恢复器110利用匹配滤波器108的输出信号恢复码元定时。
同步信号检测器112利用匹配滤波器108的输出信号检测各种同步信号,并提供同步信号给相应的部件。该同步信号检测器112得到从匹配滤波器108输出的以4个码元为单元的数据相关联值,把得到的相关联值以一个段为单元累加,并且利用四个数据段同步码元的相关联值具有最大值这一事实,在每个数据段检测到最大相关联累计值的位置处产生一段同步信号。图2所示为残留边带(VSB)的数据段的结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/97112957.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种利用铝杆余热自退火的方法
- 下一篇:汉字变换学习装置