[发明专利]模拟先入先出存储器和开关器件

权利要求书

1.一种使输入的模拟信号延迟规定的时间后按照输入顺序输出的模拟FIFO存储器，

其特征是：

具备有具有存储模拟信号的多个存储单元和连接到各存储单元上并转移模拟信号的存储器总线电路，

对于各存储单元依规定的顺序，介以上述存储器总线进行读出模拟信号的读出动作以及介以上述存储器总线进行写入模拟信号的写入动作，

在进行读出动作之前，进行把上述存储器总线设定于规定的电位的复位动作以除去贮存在上述存储器总线的寄生电容上的电荷，

所述模拟FIFO存储器具备介以上述存储器总线电路的存储单元中，具备介以上述存储器总线写入模拟信号的写入电路和介以上述存储器总线从上述存储器总线电路的存储单元中读出模拟信号的读出电路，

上述存储器总线电路具备：

输入装置，用于在写入动作时使上述写入电路和存储器总线变成导通状态，而在读出动作时，使之变成非导通状态；

输出装置，用于使上述读出电路和存储器总线在读出动作时变成导通状态，而在写入动作时变成非导通状态，

在复位动作时，

上述存储器总线电路借助于输入装置使写入电路和存储器总线变成非导通状态的同时，借助于输出装置使读出电路和存储器总线变成导通状态，而且使已连接到存储器总线上的所有的存储单元的开关变成截止状态，而上述读出电路则介以上述输出装置把已与存储器总线相连接的模拟信号输入端子设定规定的电位。

2.根据权利要求1所述的模拟FIFO存储器，

其特征是：

上述存储单元具备以电荷的形式贮存模拟信号的电容元件和切换控制上述电容元件与上述存储器总线之间的连接状态的开关，

上述开关在把相应的存储单元选定作为进行模拟信号的读出和写入的对象时，在读出动作和写入动作时变成导通状态。

3.根据权利要求2所述的模拟FIFO存储器，其特征是：

上述存储器总线由第1和第2总线布线构成，

上述读出电路具备：

运算放大器，其反相输入端子介以上述输出装置与上述第1总线布线相连，而同相输入端子则介以上述输出装置与上述第2总线布线相连的同时，设定了规定的电位；

电容元件，设置在上述运放的反相输入端子与输出端子之间，以电荷的形式贮存模拟信号；

开关，与上述电容元件并联地设置在上述运放的反相输入端子与输出端子之间，并切换控制上述运放的反相输入端子与输出端子之间的连接状态，

上述开关在复位动作时变为导通状态，而在读出和写入动作时变成截止状态。

4.根据权利要求3所述的模拟FIFO存储器，其特征是：

上述读出电路具备有取代上述开关的第1开关和第2开关，第1开关用于切换控制上述运放的反相输入端子与具有上述规定的电位的电源之间的连接状态，第2开关用于切换控制上述运放的输出端子与具有上述规定的电位的电源之间的连接状态，

上述第1和第2开关在复位动作时变为导通状态，而在读出动作时和写入动作时则变为截止状态。

5.根据权利要求1所述的模拟FIFO存储器，

其特征是：

具备多个存储器部分，每一个都具有上述存储器总线电路，

上述多个存储器部分并行地进行读出动作和写入动作，而且在一个存储器部分进行读出动作时，另一个存储器部分进行写入动作，

各存储器部分在进行读出动作之前进行复位动作。

6.根据权利要求5所述的模拟FIFO存储器，

其特征是：上述多个存储器部分之内的一个存储器部分进行复位动作并接着进行读出动作时，另一存储器部分进行写入动作。

7.根据权利要求5所述的模拟FIFO存储器，其特征是：上述多个存储器部分之内的一个存储器部分进行读出动作时，另一存储器部分进行写入动作，并接着进行复位动作。

8.根据权利要求5所述的模拟FIFO存储器，其特征是：

上述多个存储器部分的个数在3个以上，

上述多个存储器部分之内一个存储器部分进行读出动作，且另一存储器部分进行写入动作时，上述一个和另一个存储器部分之外的存储器部分进行复位动作。