[发明专利]半导体元件及其制造方法

权利要求书

1.一种半导体元件，其特征在于，包括：掺杂第1型杂质的半导体衬底；在上述半导体衬底的单位元件中用于定义第1、第2及第3有源区的元件分离用绝缘膜；从部分包含上述第1有源区及其两侧的元件分离绝缘膜区域表面到所定深度形成的第2杂质型的埋入层；在上述第1有源区邻接的第2有源区下部形成的第1杂质型的第1阱区；从部分包含上述第1有源区及其两侧的元件分离绝缘膜区域表面到所定深度的第1杂质型的第2阱区，上述第1杂质型的第2阱区与上述埋入层互相以所定间隔成分离状态存在；在部分包含的上述第2有源区邻接的第3有源区及其两侧的元件分离绝缘膜区域下部形成的第2杂质型的第1阱区；定义上述第1有源区与第2有源区的元件分离绝缘膜下部形成的第2杂质型的第2阱区；分别在上述第1有源区的上述第2阱表面附近及上述第2有源区的上述第1阱表面附近设置用于调节阈值电压的第1杂质型的第1及第2掺杂区域，上述第1掺杂区域的浓度比上述第2掺杂区域的浓度低。

2.如权利要求1所述的半导体元件，其特征在于，上述第2杂质型的第2阱所定区域与上述埋入层的所定区域部分重叠。

3.如权利要求2所述的半导体元件，其特征在于，还包含在上述第1有源区上形成的二个栅电极。

4.如权利要求3所述的半导体元件，其特征在于，还包含在上述第2有源区上形成的一个栅电极。

5.如权利要求1所述的半导体元件，其特征在于，上述第1杂质型是P型，第2杂质型是N型。

6.如权利要求5所述的半导体元件，其特征在于，上述第1掺杂区域包含硼原子，上述第2掺杂区域包含硼原子和磷原子。

7.一种半导体元件的制造方法，其特征在于，包括：提供第1杂质型的半导体衬底阶段；在上述半导体衬底的单位元件内形成定义第1、第2及第3三个部分有源区的元件分离用绝缘膜阶段；从部分包含上述第1有源区及其两侧的分离绝缘膜区域表面到所定深度形成第2杂质型的埋入层阶段；在部分包含定义上述第1有源区邻接的第2有源区的元件分离绝缘膜下部区域和上述第2有源区邻接的第3有源区及其两侧的元件分离绝缘膜的下部区域形成第2杂质型的第1阱区及第2杂质型的第2阱区阶段；在部分包含上述第1有源区及其两侧的元件分离绝缘膜区域的下部形成第1杂质型的第3阱区，在上述第2有源区的下部形成第1杂质型的第4阱区阶段；在上述第1有源区的上述第3阱表面附近及上述第2有源区的上述第4阱表面附近形成用于调节阈值电压的第1杂质型的第1及第2掺杂区域，形成上述第1掺杂区域的浓度比上述第2掺杂区域的浓度低的阶段。

8.如权利要求7所述的半导体元件制造方法，其特征在于，上述第1杂质型是P型，第2杂质型是N型。

9.如权利要求8所述的半导体元件制造方法，其特征在于，上述第1掺杂区域的形成阶段包含N型杂质离子注入阶段和P型杂质二次离子注入阶段。

10.如权利要求9所述的半导体元件制造方法，其特征在于，上述N型杂质的离子注入阶段包含向露出的第1有源区以磷(P)原子30～80Kev的能量和2×10¹¹～5×10¹²ions/cm²浓度离子注入阶段。

11.如权利要求9所述的半导体元件的制造方法，其特征在于，上述P型杂质的离子注入阶段，包含向上述露出的第1有源区将硼以70～120Kev的能量和5×10¹²～5×10¹³ions/cm²浓度1次离子注入阶段和向上述露出的第1有源区将硼以10～30Kev的能量和1×10¹²～5×10¹²ions/cm²浓度离子注入阶段。

12.如权利要求7所述的半导体元件的制造方法，其特征在于，上述第2杂质型的埋入层形成阶段，包含露出上述1有源区及其两侧的元件分离绝缘膜层的形成掩膜图形阶段；将磷(P)原子以1～2Mev的能量和1×10¹²～5×10¹³ions/cm²浓度离子注入阶段；除去上述掩膜图形阶段。

13.如权利要求12所述的半导体元件的制造方法，其特征在于，上述掩膜图形的厚度为3～5μm。