[发明专利]同步式半导体存储装置

权利要求书

1.一种同步式半导体存储装置，这是一种与外部时钟信号同步地取入包含控制信号、地址信号及数据信号的外部信号、或输出数据信号的同步式半导体存储装置，其特征在于：

备有包含排列成行列状的多个存储单元的存储单元阵列，

上述存储单元阵列包含第1及第2存储单元阵列存储区，

该同步式半导体存储装置还备有：

根据来自外部的地址信号，选择与上述第1及第2存储单元阵列存储区对应的行的行选择装置；

根据来自外部的地址信号，输出与指定的工作方式对应的内部地址信号的内部地址产生装置；

对上述第1及第2存储单元阵列存储区中被选择的存储单元分别独立地进行数据的收发的第1及第2数据线；

在第1工作方式下，根据内部地址信号同时依次连接在上述第1及第2存储单元阵列存储区中分别选择的规定数的列和上述第1及第2数据线，在第2工作方式下，依次连接与被选择的行交叉的全部列和上述第1及第2数据线的列选择装置；

在上述第1工作方式下，同时放大上述第1及第2数据线上的数据，在第2工作方式下进行交替放大的第1及第2读出放大装置；

以及在数据读出工作中分别接收并保存上述第1及第2读出放大装置的输出，根据外部时钟信号将读出的数据交替地送给数据输出端的第1及第2锁存装置。

2.根据权利要求1所述的同步式半导体存储装置，其特征在于：

上述第1存储单元阵列存储区包含存储单元阵列中的偶数号的列，

上述第2存储单元阵列存储区包含存储单元阵列中的奇数号的列，

上述列选择装置在上述第1工作方式下，同时选择互相邻接的上述第1存储单元阵列存储区所属的列和上述第2存储单元阵列存储区所属的列。

3.根据权利要求2所述的同步式半导体存储装置，其特征在于：

上述内部地址产生装置包括：

在上述第1工作方式下依次输出与上述规定数的列对应的内部地址信号的内部地址操作装置，

以及在上述第2工作方式下依次输出与上述所选择的行交叉的列对应的内部地址信号的计数装置。

4.根据权利要求3所述的同步式半导体存储装置，其特征在于：

上述计数装置包括产生对与上述所选择的行交叉的全部列进行选择的地址信号的多个互相串联连接的计数单元，

上述各计数单元将从外部送来的列地址数据初始化，

上述计数装置依次计数上述外部时钟信号的触发数，输出内部列地址信号。

5.根据权利要求3所述的同步式半导体存储装置，其特征在于：

上述内部地址操作装置将从外部送来的列地址作为初始值，一边改变一边输出与能表示上述规定数的列的个数的第1位数对应的内部列地址信号的低位数据，以便交替地选择上述第1及第2存储单元阵列存储区中对应的存储单元，

上述计数装置包括与比与上述所选择的行交叉的全部列的位数只少第1位数的个数对应的多个互相串联连接的计数单元，

上述各计数单元将与从外部送来的列地址对应的位数据作为初始值，

上述计数装置根据内部地址操作电路的输出开始计数工作，依次计数上述外部时钟信号的触发数，输出上述内部列地址信号中从最低位开始比上述第1位数大的高位数据。