[发明专利]带通西格玛－德尔塔变换器与交换滤波器

说明书

本发明一般涉及通信接收机，尤其是涉及用在通信接收机中的带通西格玛-德尔塔变换器。

随着高性能低成本的互补金属氧化物半导体(CMOS)的数字逻辑电路的出现，许多常规的模拟的无线电接收机的功能已经开始数字化了。例如许多成功的设计中包括了西格玛-德尔塔结构的模-数变换器(analog-todigital convertor)，这种结构所需要的模拟电路的数量最少。

西格玛-德尔塔结构的模-数变换器一般提供一个输入信号的模-数变换的粗略量化。这样的变换器一般包括一个低通或者带通滤波器去降低所需的输入信号的频带中的量化噪声。作为采用一个带通滤波器的变换器，一个无源的电感-电容(LC)振荡电路是这滤波器的一个具体实例。LC振荡电路是不符合要求的，因为它(体积)大，是分立的，而且在制造当中需要调谐。为了去除LC振荡电路不符合要求的特性，开发出了全部集成化的开关电容谐振器结构。开关电容谐振器结构采用了高性能的运算放大器，该放大器不幸地需要高的功率来操作。在电池供电的便携式设备中，例如手持式通信接收机中，高功耗是不符合要求的。

这样，所需要的是一个高性能全集成化的带通西格玛-德尔塔变换器结构，该结构在制造中不需要调谐，而且也不需要有高功耗的高性能放大器。

本发明的一个方面是一个带通西格玛-德尔塔变换器。这个带通西格玛-德尔塔变换器包括一个加法器-滤波器(adder-filter)连接的一个比较器，用于在一个预定的基准电平和一个在中间节点由加法器-滤波器所产生的中间信号之间进行一个比较，而且为了产生一个响应该比较的比较结果信号；并且包括一个与比较器连接的存储部件，用于在一个主时钟信号控制的预定的延迟期间中存储比较结果信号，从而产生一个定时的输出信号(clocked out put signal)。加法器-滤波器与一个输入信号相连接，而且与定时输出信号相连接，用于从输入信号减去定时输出信号来产生一个具有信号极性的差值信号，而且为了产生一个响应这个差值信号的中间信号。加法器-滤波器包括一个与中间节点连接的交换滤波器，用于响应差值信号而产生该中间信号。

本发明的第二个方面是一个带通西格玛-德尔塔变换器。这个带通西格玛-德尔塔变换器包括一个加法器-滤波器连接的一个比较器，用于在一个预定的基准电平和一个在中间节点由加法器-滤波器所产生的一个中间信号之间进行一个比较，而且为了产生一个响应该比较的比较结果信号；并且包括一个与比较器连接的存储部件，用于在一个主时钟信号控制的预定的延迟期间中存储比较结果信号，从而产生一个定时的输出信号。加法器-滤波器与一个输入信号相连接，而且与定时输出信号相连接，为了从输入信号减去定时输出信号去产生一个具有信号极性的差值信号，而且为了产生一个响应这个差值信号的中间信号。加法器-滤波器包括一个与中间节点连接的交换滤波器，用于响应差值信号来产生该中间信号。交换滤波器包括多个的电容器，每个电容器都有一个电容器极性，而且包括一个交换电路与多个电容器连接。交换电路被安排成在差值信号和多个电容器之间周期性地替换相关的极性，通过下列方法之一来实现：(a)当使电容器的极性固定时，周期性地替换信号的极性。和(b)当使信号的极性固定时，周期性地替换电容器的极性。

本发明的第三个方面是一个通信接收机，该通信接收机包括一个天线，用于接收含有信息的无线电信号，接收机部件与天线连接，供向低频变换无线电信号去得到一个模拟信号，并对这个模拟信号进行解调制；一个处理系统与接收机部件连接，用于处理信息、一个时钟发生器与处理系统相连接，用于产生主时钟信号，一个用户接口(interface)与处理系统相连接，用于传递信号给用户，而且用户的控制装置与处理系统连接，提供用户对通信接收机的控制。接收机部件包括了一个带通西格玛-德尔塔变换器，带通西格玛-德尔塔变换器包括了一个与加法器-滤波器连接的比较器，用于在一个预定的基准电平和一个在中间节点由加法器-滤波器产生的中间信号之间进行一个比较，而且用于产生响应该比较的一个比较结果信号，还包括联到比较器的一个存储部件，用于在主时钟信号控制的一个预定的延迟周期内存储比较结果信号。从而产生一个定时的输出信号。加法器-滤波器与一个输入信号连接，而且与定时输出信号连接，用于从输入信号减去定时输出信号，产生一个具有信号极性的差值信号，和用于产生响应差值信号的中间信号。加法器-滤波器包括一个与中间节点相连接的交换滤波器，用于产生响应这个差值信号的中间信号。