[发明专利]半导体器件的基片及其制造方法,及半导体器件、卡式组件、信息存储器件

权利要求书

1.半导体器件的基片，包括：

有第1主表面、第2主表面及为贯通第1、第2主表面而设置的通孔的基片；

设置于所述基片的第1主表面上的外部连接端子；

设置于所述基片的第2主表面上、通过所述通孔与所述外部连接端子电气连接的芯片连接端子；

其特征在于：所述外部连接端子，所述通孔内部及所述芯片连接端子的第1区域镀硬质金；

所述芯片连接端子的第2区域上镀软质金。

2.如权利要求1所述的半导体器件基片，其特征在于：所述外部连接端子有平坦的区域。

3.如权利要求1所述的半导体器件基片，其特征在于：所述芯片连接端子有平坦的区域。

4.如权利要求1所述的半导体器件基片，其特征在于：所述芯片连接端子配置在所述基片的周边。

5.半导体器件基片，包括：

有第1主表面、第2主表面及为贯通第1、第2主表面而设置的通孔的基片；

设置于所述基片的第1主表面上的外部连接端子；

设置于所述基片的第2主表面上、通过所述通孔与所述外部连接端子电气连接的芯片连接端子；

其特征在于：所述外部连接端子，所述通孔内部及所述芯片连接端子的第1区域镀软质金；

所述芯片连接端子的第2区域上镀硬质金。

6 如权利要求5所述的半导体器件基片，其特征在于：所述外部连接端于有平坦的区域。

7 如权利要求5所述的半导体器件基片，其特征在于：所述芯片连接端子有平坦的区域。

8 如权利要求5所述的半导体器件基片，其特征在于：所述芯片连接端子配置在所述基片的周边。

9 半导体器件的基片的制造方法，其特征在于包括下列步骤：

在基片的第1，第2主表面上及为贯通所述第1，第2主表面而设置的通孔的内部，利用光刻技术和蚀刻技术形成镀铜配线图形；  在所述基片的第1主表面上形成第1掩膜，该掩膜未覆盖所述通孔，但覆盖所述第1主表面上的配线图形；

在未被所述第1掩膜覆盖的配线图形上及所述通孔内部的配线图形上依次镀镍和硬质金；

除去所述第1掩膜；

形成第2掩膜，该掩膜覆盖所述已镀硬质金的配线图形；

在未被所述第2掩膜覆盖的配线图形上依次镀镍和软质金；

除去第2掩膜。

10.如权利要求9所述的半导体器件基片的制造方法，其特征在于：被所述硬质金覆盖的配线图形有作为外部连接端子的功能。

11 半导体器件的基片的制造方法，其特征在于包括下列步骤：

在基片的第1，第2主表面上及为贯通所述第1，第2主表面而设置的通孔的内部，利用光刻技术和蚀刻技术形成镀铜配线图形；

在所述基片的第1主表面上形成第1掩膜，该掩膜未覆盖所述通孔，但覆盖所述第1主表面上的配线图形；

在未被所述第1掩膜覆盖的配线图形上及所述通孔内部的配线图形上依次镀镍和软质金；

除去所述第1掩膜；

形成第2掩膜，该掩膜覆盖所述已镀软质金的配线图形；

在未被所述第2掩膜覆盖的配线图形上依次镀镍和硬质金；

除去第2掩膜。

12.如权利要求11所述的半导体器件基片的制造方法，其特征在于：被所述硬质金覆盖的配线图形有作为外部连接端子的功能。

13.半导体器件的基片的制造方法，其特征在于包括下列步骤：

14.如权利要求13所述的半导体器件基片的制造方法，其特征在于：被所述硬质金覆盖的配线图形有作为外部连接端子的功能。

15.半导体器件的基片的制造方法，其特征在于包括下列步骤：

16.如权利要求15所述的半导体器件基片的制造方法，其特征在于：被所述硬质金覆盖的配线图形有作为外部连接端子的功能。