[发明专利]半导体存储器及其制造方法

说明书

本发明涉及以自对准方式形成器件布线用的接触孔的半导体存储器的结构和制造方法。特别是在DRAM的存储单元中应用于以自对准方式形成位线接触点(contact)和存储节点接触点的结构和制造方法时，本发明的效果很好。

图9是示出现有的半导体存储器中的接触点的结构的图。该图9示出DRAM的存储单元部分的剖面结构，特别是示出位线接触点和存储节点接触点的状态。

在图9中，1是硅衬底，2是元件分离区，3是栅绝缘膜，4是由导电性多晶硅等构成的栅电极的一部分，5是由高熔点金属与硅的化合物构成的栅电极的一部分，6是栅电极而且是传输门，7是氧化硅膜，8是氧化膜侧壁(side wall)，10a是氮化硅膜，11是低浓度杂质扩散区，12是高浓度杂质扩散区，13是另一个高浓度杂质扩散区，14和15是层间氧化膜，16是由导电性多晶硅等构成的位线电极的一部分，17是高熔点金属与硅的化合物构成的位线电极的一部分，18是位线，19是位线接触点，20是存储节点接触点，21是存储节点。

在图9中示出的接触点中，考虑例如由于照相制版的对准偏移从而使存储节点接触点20产生偏移的情况。图10是表示此时的存储节点接触点20与衬底1的接触部分的状态的图，图11是为了比较起见表示在不产生偏移的情况下形成存储节点接触点20时的存储节点接触点20与衬底1的接触部分的状态的图。

由于照相制版的对准偏移使存储节点接触点20产生偏移时，存储节点接触点20相对于传输门6比较接近，如图9和图10所示，在存储节点接触点20与衬底1的接触部分处栅6的侧壁8被削去。

再有，由于在存储节点接触点20中使用的导电性多晶硅中通常掺入磷(P)等杂质，在与硅衬底1接触时，磷(P)等杂质因其后的工艺中的热处理等从该导电性多晶硅扩散出来，故使晶体管的源/漏的结构发生变化。因此，如图10所示，由于从存储节点接触点20等电极材料扩散出来的杂质之故，低浓度杂质扩散层11的宽度d2与图11中示出的正常情况下的低浓度杂质扩散层11的宽度d1相比变小，d2＜d1。此时，要考虑晶体管的耐压性能下降等的不良情况。

即使在对存储节点接触点20开孔后通过离子注入等形成高浓度杂质扩散区13的情况下，由于在对存储节点接触点20开孔时确定形成高浓度杂质扩散区13的部位，也产生相同的不良情况。即，在以上任一种情况下，由于存储节点接触点20开孔时的叠合精度之故，都存在产生该不良情况的可能性。

如以上所述，迄今为止例如在DRAM的存储单元中，通过较薄的例如一层层间氧化膜形成位线接触点，再通过较厚的例如二层层间氧化膜形成存储节点接触点时，在形成即使接触点开口用的照相制版的叠合发生偏移也不产生不良情况的接触点方面存在困难。因此，存在产生接触点与传输门的接触或晶体管特性的变化等的问题。

本发明是为了解决这种现有的问题而完成的，本发明涉及下述的结构和制造方法：例如在DRAM的存储单元中，使用所谓自对准法形成位线接触点，同时在存储节点接触点部分中将作为位线接触点的刻蚀阻挡层而淀积的氮化膜作为第二侧壁形成并使用。

即，本发明的半导体存储器的特征在于：备有多个在半导体衬底的主表面上形成的、分别具有有源区和用第一绝缘膜覆盖的传输门的MOS晶体管；在相邻的传输门之间形成为了覆盖上述第一绝缘膜和有源区而形成的第二绝缘膜和贯通该第二绝缘膜通到上述有源区的第1接触点，而且在其他的相邻的传输门之间只在上述传输门的侧面形成为了覆盖上述第一绝缘膜而形成的第二绝缘膜和贯通该第二绝缘膜间通到有源区的第2接触点。

此外，本发明的半导体存储器的特征在于：上述半导体衬底用硅半导体形成，上述第1绝缘膜用氧化硅膜形成，再者，上述第2绝缘膜用氮化硅膜形成。

此外，本发明的半导体存储器的特征在于：上述第1接触点是位线接触点，上述第2接触点是存储节点接触点。

此外，本发明的半导体存储器的制造方法的特征在于，包括：在半导体衬底的主表面上形成多个分别具有有源区和用第一绝缘膜覆盖的传输门的MOS晶体管的工序；在形成了上述多个MOS晶体管的上述半导体衬底上形成第2绝缘膜的工序；在相邻的传输门之间形成贯通上述第二绝缘膜通到上述有源区的第1接触点的工序；在其他的相邻的传输门之间通过各向异性刻蚀对上述第二绝缘膜进行刻蚀，只在上述传输门的侧面的上述第1绝缘膜上留下第二绝缘膜，贯通该第二绝缘膜间形成通到其他有源区的第2接触点的工序。