[发明专利]堆叠式半导体芯片封装及其制造方法

说明书

本发明涉及一种堆叠式半导体芯片封装及其制造方法，特别涉及一种改进的堆叠式半导体芯片封装及其制造方法，该封装及其制造方法很适用于研制大容量半导体芯片封装的三维芯片堆叠技术。

一般情况下，三维芯片封装技术是研制大容量和小尺寸半导体芯片封装的关键技术。美国专利5104820和美国专利5279991中公开了上述技术。

如图1所示，美国专利5104820公开的三维芯片堆叠技术中，在半导体芯片保持未切割晶片状态时，利用导线13，在芯片11的外缘部分，将多个形成于半导体芯片11上表面上的焊盘12的连接重新定位，从而形成重布线焊盘14。为了重新定位焊盘12，金属线12要占据芯片11周围其它芯片的面积。另外，切割带有多个焊盘重新定位芯片11的晶片，从而获得多个芯片，堆叠这样分离的芯片，形成组件，并使每块芯片的侧面与其它芯片的侧面绝缘。下面更详细地说明每块芯片侧面的绝缘。在多层堆叠焊盘重新定位的芯片的组件中，腐蚀每块芯片的侧面，只是金属线的端部除外，并用聚合物绝缘材料填充到腐蚀的部分中，从而绝缘每块芯片的侧面。即，侧面绝缘工艺不在晶片状态下进行，而是在堆叠式芯片组件上进行。

下面说明美国专利5104820中公开的常规三维芯片堆叠技术的缺点。

首先，由于要对每个堆叠式芯片组件进行多个处理，所以不能采用常规晶片处理技术。

第二，为了在芯片的侧缘部分进行焊盘重新定位，和使堆叠的芯片间彼此绝缘，由于必须占用其它芯片的面积，所以相邻芯片便不能用，这样会降低产品的产量，增大芯片面积。

第三，为了使侧面重新定位的焊盘绝缘，另需要诸如芯片腐蚀和绝缘聚合物涂敷工艺等附加工艺，这便会增加半导体芯片的生产成本。

美国专利5279991中公开的三维芯片堆叠技术中，全部堆叠焊盘侧面重新定位的芯片，从而构成较大的单元，然后使每块芯片的侧面绝缘，并把以较大单元形式堆叠的芯片组件分离成较小尺寸的要实际应用的芯片组件。由于该技术要对堆叠的芯片进行多个工艺，所以无法直接采用常规晶片处理技术，于是使处理过程变复杂。此外，因处理过程复杂，所以必须另外使用多个设备。

因此，本发明的目的是提供一利堆叠式半导体芯片封装及其制造方法，解决现有技术中的上述问题。

本发明的另一目的是提供一种改进的堆叠式半导体芯片封装及其制造方法，能够在晶片状态下绝缘每块半导体芯片的侧面，堆叠侧面绝缘半导体芯片，并更简单地进行焊盘间的连接工艺。

为了实现上述目的，提供一种可堆叠半导体芯片，这种芯片包括：具有多个焊盘的半导体芯片；包封半导体芯片侧面和上表面的第一绝缘层；形成于第一绝缘层上表面上的第二绝缘层；形成于第二绝缘层上表面上的金属线图形，其中每根金属线与相应的一个焊盘电连接，并从芯片横向延伸，由此，从芯片侧面重新定位焊盘；形成于所得结构上表面上的第三绝缘层；及形成于第三绝缘层上表面上的第四绝缘层。每根金属线皆具有形成于第二绝缘层上的第一部分，和电连接第一部分与相应于每根金属线的一个焊盘的第二部件，并由绝缘层侧面暴露第一部分。

为了实现上述目的，还提供一种堆叠式半导体芯片封装，该封装包括：利用双面粘结部件堆叠多个半导体芯片的堆叠式半导体芯片组件；多个形成于堆叠式半导体芯片组件的侧面的外焊盘；及形成于外焊盘的外表面上的焊料球，其中每块半导体芯片皆包括：设置于其上表面上的多个焊盘；包封每块半导体芯片侧面和上表面的第一绝缘层；形成于第一绝缘层上表面上的第二绝缘层；形成于第二绝缘层上表面上的金属线图形，其中每根金属线与相应的一个焊盘电连接，并从芯片横向延伸，由此，从芯片侧面重新定位焊盘；形成于所得结构上表面上的第三绝缘层；及形成于第三绝缘层上表面上的第四绝缘层。

为了实现上述目的，还提供一种堆叠式半导体芯片封装的制造方法，该方法包括以下步骤：沿形成于晶片的每块半导体芯片上的分离线形成沟槽；在沟槽中填充第一绝缘部件，并平整化所得结构；在第一绝缘部件上形成第二绝缘部件；在第一和第二绝缘部件层中形成通孔，从而使形成于半导体芯片上表面上的焊盘外露；在所得结构上形成第一导电部件层；构图第一导电部件层，构成多个金属线；在所得结构上形成第三绝缘部件层；在第三绝缘部件层上表面上形成第四绝缘部件层；去掉晶片的下表面，直到填充于沟槽中的第一绝缘部件暴露出来为止；沿半导体芯片分离线切割晶片，把晶片分离成侧面部分绝缘的多块芯片；利用绝缘粘合材料堆叠多个侧面部分绝缘的半导体芯片；在堆叠的半导体芯片的侧面上形成第二导电部件层；构图第二导电部件层，形成外焊盘；并在外焊盘的外表面上贴装焊料球。