[发明专利]产生地址的卷积交错器及其方法

说明书

本发明涉及数字通信系统的信道编码器，尤其涉及用于在数据传送期间通过随机化输入数据流产生存储器地址以减小突发错误的影响的卷积交错器及其方法。

通常，在数字通信系统中，一般将纠错技技术用于减小和纠正在传送处理期间产生的错误。纠错技术分为两种不同类型。首先，纠错编码(ECC)提供在接收机的检测和/或纠错能力。其次，存在重新排列编码数据的排序以扩展分离连续错误的交错器。在纠错码中，例如Reed-Solomon码，将数据扩展或分组并且增加冗余位以实现检错的编码。当使用象卷积交错器这样的非分组码时，根据输入顺序实现编码并且编码有的输入数据以影响当前数据，使得非分组码较分组码具有较好的纠错能力。在高错技术中，以确定的方式重新排列卷积码或Reed-Solomon码的数据量的排序。

通常，在数字通信系统中，在传送期间产生的差错分为两种类型。首先，扩展分离的随机差错，其次，包括大量连续差错的突发差错。纠错编码(ECC)对于随机差错具有很好的纠正能力，然而，在出现突发差错时却无效。因此，多数数字通言系统提供交错器，用于重新排列原始数据流以扩展分离发送端的突发差错，以及提供至少多于一个的去交错器，用于在接收端提供将数据重新排列到原始数据流。

存在两种交错器，分组交错器和卷积交错器。分组交错器将数据流交错到由K行和L列构成的分组单元(K×L)，并通过变化输入/输出顺序随机化数据流。分组交错器水平扫描输入数据流以存储到存储器而垂直扫描存储在存储器的数据用于输出。在分组交错中，在两个连续的输入数据之间插入具有交错电平L的临时比特行。因此，在分组单元(K×L)，K是码字长度而L是交错电平。

卷积交错器将输入数据暂存于存储器用于预定的延迟，并且在相邻的两个数据之间插入延迟数据。

图1是表示常规的卷积交错器和去交错器的示意图。卷积交错器10包括输入开关11，(I-0)到[T(B-1)]的多个移位寄存器，和输出开关12。卷积去交错器包括输入开关16，D-(B-1)到(D-0)的多个移位寄存器，和输出开关17。这里，向和从卷积交错器10及卷积去交错器15输入/输出的数据为字节单元。

卷积交错器具有这样的结构，即在第一移位寄存器(I-0)，输入和输出直接相连，以使该移位寄存器的长度为0，从下一个移位寄存器到最后一个[I-(B-1)]，移位寄存器的长度为M，2M，3M，…(B-1)M，以使每个移位寄存器之间的差值为M字节。与卷积交错器相比，卷积去交错器具有相反的结构。即，在卷积去交错器15，最长长度的移位寄存器D-(B-1)位于上端，从下一个寄存器D-(B-2)到最后的寄存器(D-0)的移位寄存器的长度为(B-2)M，…，2M，M，0。

卷积交错器的单位是(B，M)：B表示移位寄存器的垂直端的数量，将其称为交错电平，M是相邻移位寄存器之间的长度差。

在卷积交错器10，输入开关11和输出开关12为同步，在B周期期间重复进行从(I-0)到I-(B-1)的顺序交换。无延迟地输出经交换操作2输入I-0的B周期的初始数据，在BM延迟之后输出输入I-1的B周期的第二数据，在2BM延迟之后输出输入到I-2的B周期的第三数据，…，以及在(B-1)BM延迟之后输出输入I-(B-1)的B周期的最后数据。因此，在发送端，在要发送的数据流的两个相邻数据之间插入具有BM延迟的临时数据。

在卷积去交错器5，与交错器类似输入开关16和输出开关17同步。在(B-2)BM延迟之后输出经交换操作输入D-(B-1)的B周期的第一数据，在(B-2)BM延迟之后输出输入D-(B-2)的B周期的第二数据，…，无延迟地输出输入(D-0)的B周期的最后数据。因此，在去交错器，在(B-1)BM时钟延迟之后，获得原始数据流。

通过下面的数学表达式1给出卷积交错器所要求的存储器(S_min)的最小量，[数学表达式1]

这里，B是交错电平，M是相邻移位寄存器之间的长度差。

在卷积交错器，当使用先入先出(FIFO)缓冲器作为数据存储装置时，需要大量的存储器，因此可以用RAM(随机存取存储器)来代替，以避免复杂性并减小交错器的结构尺寸。

如上所述，在使用RAM作为其存储器装置的卷积交错器中，降低了硬件的尺寸，但是需要控制存储器的地址控制逻辑以提高其操作效率，以便通过优化现存的存储器容量实现准确的卷积交错。

因此，本发明的一个目的是提供一个卷积交错器和用于产生存储器的地址以优化该存储器的容量并减小交错器的结构尺寸的方法。