[发明专利]卷带自动焊接球阵式集成电路封装方法

说明书

本发明涉及一种集成电路封装方法，尤其是一种卷带自动焊接球阵式集成电路封装方法。

现今TAB-BGA型集成电路封装电路板的制法而论，基本如图4A～I所示，图中所示为3M公司典型的制程，首先是在图4A的聚酰亚胺膜90(POLYIMIDE)基材上方通过溅镀方式(PVD或CVD)形成薄厚度的溅镀铜91，以形成一含薄铜层的聚酰亚胺膜，然后为如图4B所示，表面以电镀方式覆盖一薄厚度的电镀铜92，之后，为如图4C所示，于顶底面处压合干膜以及通过曝光和显影的步骤，而形成位于顶底面呈多个具缺口的块状干膜93，其次，则为如图4D所示，于顶部位置进行电镀铜的步骤，以形成位于各干膜93之间的较厚电镀铜94，其次，则为如图4E所示，对聚酰亚胺膜90进行蚀刻的步骤，而形成供后续进行植入锡球的锥度孔97，而后，为如图4F所示，进行电解电镀镍及电解电镀铬的步骤，令位于上表面的较厚电镀铜94以及底部的锥度孔97处形成电解电镀镍和电镀铬层96，之后，为去除顶底层的干膜93而形成如图4G的型式，并经蚀刻铜层的步骤，对图4G内部夹层位置的电镀铜92以及溅镀铜91蚀刻，而转变为如图4H的型态，最后，则为对底部的各锥度孔97位置进行植入锡球的步骤，而在图4I所示的相关部位形成供外接的锡球98，至于位于表面适当位置的外突的电镀镍和电镀铬层96，其一处供粘着芯片40，并同时将芯片40各引脚通过互连机(BONDER)以金属线41跨接至相关位置处。但上述现有的TAB-BGA集成电路封装电路板的制法有如下缺点：首先，于聚酰亚胺膜90上方为溅镀(SPUTTERING)方式形成的薄厚度的溅镀铜91，虽通过溅镀方式形成铜箔可达到较均匀且较薄的厚度，然这种溅镀制程不仅较为昂贵，且在聚酰亚胺膜表面进行大面积的溅镀作业时，成本更属高昂，无法符合经济性的要求。其次，外接接点为使用→植锡球→方式为之，由于锡球大小有一定限制，而相应供锡球植入的锥度孔亦必须设计适当的许用误差，故导致外接接点的大小及间隔距离无法大幅缩减，造成外接接点无法细微化的缺点，且植入锡球的方式是令锡球于电路板上滚动而落入各锥度孔中，然后再通过高温与锥度孔内部的金属结合，此举，更有着定位精确度不足的现象，亦即无法确保各锡球全部对准，故而欲达到更高精密度及更小接点的需求下，乃无法实现。再者，由于其供连接芯片的接点上形成铬金属，故而必须使用金线焊接方式(Au Wire Bonding)来与芯片接点之间进行跳线连接，此种通过跳线连接芯片的封装方式较占用电路板面积，导致整个封装电路板的尺寸较大，无法符合高密度的要求。

本发明的目的在于提供一种可使各外接接点精密定位，形成更细小外接接点，并且可适当地缩小封装电路板面积的卷带自动焊接球阵式集成电路封装方法。

本发明的目的是这样实现的，一种卷带自动焊接球阵式集成电路封装方法，其特征在于包括下列步骤：取用含有双面薄铜的聚酰亚胺膜作为基材；对基材双面进行第一干膜的压合、曝光和显影，而仅令上表面形成缺口；为在第一干膜未覆盖的上表面处依次进行电镀铜、电镀镍、电镀金以及电镀镍等多层电镀；去除第一干膜；对基材双面进行第二干膜的压合、曝光和显影，而仅令下表面形成缺口；运用第二干膜为掩模，以对下层薄铜进行蚀刻；运用下层薄铜作为掩模，对基材的聚酰亚胺膜部位进行激光蚀刻，藉薄铜的阻挡以及激光能量的控制，形成未贯通的孔洞图形；在基材上表面压合第三干膜，以保护上表面电镀层；在聚酰亚胺膜的各孔洞实施电解电镀而形成填满各孔洞及略外突的电解电镀接点；去除第三干膜；蚀刻介于各个多层电镀层之间呈外露的上层薄铜，而使相邻电镀层相互隔开，以及蚀刻去除位于多层电镀层表面的电镀镍层，而使电镀金层外露；及，对基材中央及需形成贯通的部位进行激光钻孔，以分别形成位于基材中央的芯片安装孔及外围的激光贯孔，以使芯片安装孔部位外围形成由多层电镀层所形成的接触悬臂，供焊接结合芯片。