[发明专利]集成电路无效
申请号: | 97119803.9 | 申请日: | 1997-09-30 |
公开(公告)号: | CN1182881A | 公开(公告)日: | 1998-05-27 |
发明(设计)人: | 大家充也;井上和俊;永留俊秀 | 申请(专利权)人: | 冲电气工业株式会社 |
主分类号: | G01R31/00 | 分类号: | G01R31/00 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 邹光新,萧掬昌 |
地址: | 日本东*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 | ||
1.一种集成电路,包括:
一内部逻辑电路;
用于输入欲加到内部逻辑电路的信号的多个输入端口;
用于分别把与从多个输入端口输入的信号相对应的信号输出的多个施密特输入电路;
从内部逻辑电路输出信号的多个输出端口;和
多个开关电路,每个开关电路与内部逻辑电路和多个施密特输入电路中的一个和多个输出端口中的一个相连接,输出端口的选择是当考虑连接的施密特输入电路和多个输出端口之间的位置关系和从连接的施密特电路向内部逻辑电路或连接的输出端口馈送信号时能降低连线量。
2.一种集成电路,包括:
一内部逻辑电路;
用于输入欲加到内部逻辑电路的信号和从内部逻辑电路输出信号的多个输入-输出端口;
分别把与从多个输入-输出端口输入的信号相对应的信号输出的多个施密特输入电路;
分别从内部逻辑电路向多个输入-输出端口馈送信号的多个三态电路;
对多个三态电路进行ON-OFF控制的一控制电路;和
多个开关电路,每个与内部逻辑电路和多个施密特输入电路的一个和多个三态电路的一个相连,三态电路的选择使得当考虑连接的施密特输入电路与多个三态电路之间的位置关系和从连接的施密特电路向内部逻辑电路或连接的三态电路馈送信号时能降低连线量。
3.根据权利要求2的集成电路,其特征在于,多个开关电路和多个三态电路的连接使得能够测试多个施密特输入电路而不改变用于测试多个施密特输入电路的输入-输出端口对。
4.根据权利要求2或3的集成电路,其特征在于还包括:
输入欲加到内部逻辑电路上的信号的一输入端口;
输出对应于来自第二输入端口的信号的信号的第二施密特输入电路;
插入在一三态电路和对应的开关电路之间的一逻辑运算电路,输出来自连接的开关电路和来自连接的三态电路的一信号输入端的信号的逻辑运算结果,三态电路的选取能降低到多个三态电路的连线量;和
从第二施密特输入电路向逻辑运算电路或内部逻辑电路的信号输入端馈送信号的第二开关电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于冲电气工业株式会社,未经冲电气工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/97119803.9/1.html,转载请声明来源钻瓜专利网。