[发明专利]减少IC制造中硼沾污的方法

说明书

本发明一般涉及使用ULSI(超大规模集成)技术的半导体器件制备技术，具体涉及有效减少在外延生长薄膜和Si衬底表面之间的界面处硼(B)沾污的方法。该薄膜可以是用以如SiH₄、Si₂H₆、GeH₄等作为源气的UHV-CVD(超高真空/化学汽相淀积)装置选择淀积的Si或Si_1-xGe_x薄膜。

众所周知，用以如SiH₄、Si₂H₆、GeH₄等作为源气体的UHV-CVD(超高真空/化学汽相淀积)装置在硅晶片表面选择外延生长Si或Si_1-xGe_x有广泛的应用，如可以在微型化MOS(金属-氧化物-半导体)晶体管、下一代高速双极晶体管等中形成约0.1μm的沟道外延结构。

在说明本发明之前，有必要参照图1(A)-1(C)、图2、和图3说明一下与本发明有关的常规技术。在整个公开中，术语“衬底”和“晶片”可以互换。尽管本说明书涉及了高速双极晶体管，但应该注意本发明不限于此。

图1(A)-1(C)是说明制备高速NPN双极晶体管的示意剖面图。简单地说，将其中有按图1(A)形成了集电区部分的衬底放入如图2所示UHV-CVD设备中。在UHV-CVD设备中，如图1(B)所示在衬底上生长Si或Si_1-xGe_x外延基区-部分。接着，从UHV-CVD设备中取出晶片(或衬底)，按图1(C)所示的方式，在衬底上形成发射区部分。

本发明的目的是有效减少在外延生长薄膜和Si衬底表面之间的界面处硼(B)沾污(或浓度)。为此，在放入CVD设备之前，每个晶片和/或CVD设备的生长室最好进行CVD工艺前的清洗。因此，应该明白图1(C)所示的发射区的形成与本发明无关。

参照图1(A)，在电阻率为10到20Ωcm(例如)的P⁺<100>向Si衬底12上生长N⁺层10。然后，在N⁺层10上淀积作为集电极的N^-外延层14。还有，如图1(A)所示，用常规光刻和腐蚀技术相继形成SiO₂层16、P⁺多晶Si层18、和另一SiO₂层20。

将经过上述工艺的衬底放入UHV-CVD设备中，于该设备中在N^-外延层14上选择生长Si或Si_1-xGe_x外延基层(用22表示)。这样，多晶Si层18的里面部分按图1(B)所示向下生长。接着，从UHV-CVD设备中取出图1(B)所示的衬底，然后如图1(C)所示，用常规技术形成SiO₂层24和N⁺多晶Si发射层26。形成图1(A)-1(C)所示结构的方法是众所周知的，与本发明没有直接关系，因此为了简便起见将不再对其进一步说明。

图2是UHV-CVD设备(用30表示)的一个例子的示意图，它包括：自动传递部分32；两个装载锁定(load-lock)室34a和34b；另一自动传递部分36；两个生长室38a和38b。UHV-CVD设备30在本领域早已是公知的。其他部分如分子泵，由于与本发明无关，为了简便起见所以没有在图2中显示。图2还将涉及本发明的优选实施例。

自动传递部分32包括净化台40和两个衬底传递机械手42a和42b，而自动传递部分36包括类似的衬底传动机械手44。

将经过图1(A)所示工艺的每个衬底或晶片清洗，然后放入衬底装载盒46a，此时该盒没有如图2所示放在净化台40上。如图2所示，然后，将盒46a传送到净化台40。用机械手42a将放在盒46a中的预清洗过的晶片一片一片地放入装载锁定室34a中，盒46a中所有晶片皆装入装载锁定室34a后，装载锁定室34a抽空到预定压力。当预定压力达到时，用机械手44将装载锁定室34a中的第一晶片送入生长室38a，该室用来进行无掺杂外延生长。