[发明专利]数字滤波系统

说明书

本发明系提供一种数字滤波系统，尤指一种用来对一四电平频移键控解调器(four-level frequency shift keying demodulator)的数字输出做滤波处理的数字滤波系统。

请参考图1，图1为一已知无线电接收器10的方框图。无线电接收器10，用来接收四电平频移键控信号(four-level frequency-shift-keyingsignals)，其包含有一天线12用来接收四电平频移键控的射频(radio-frequency)信号，一射频转换器14用来将接收到的射频信号转换成中频(intermediate frequency)信号经由A端口输出，一中频解调器16用来将由A端口接收到的每一中频信号转换成两个数字信号经由B端口及C端口输出，这两个数字信号代表每一个已接收的四电平频移键控信号，一数字滤波系统18用来将已接收的数字信号中所含的噪声滤除，以及一数字处理系统20用来处理该已滤波(filtered)的数字信号。

在数字滤波系统18中，从端口B接收到的每一数字信号系依据取样时钟电路22所产生的取样时钟信号，循序地被移位寄存器(shift register)24取样并加以储存，移位寄存器24是由复数个D型触发器所构成。对一传输速度为1200位／秒(bit-per-second)的呼叫器而言，取样频率可定为每个位16次，如此移位寄存器24即需要16个D型触发器来储存这些数字取样信号。移位寄存器24的每一个D型触发器均是电连接于一位判定电路(bitdecision circuit)26，其是用来判定储存于寄存器24中的数字取样信号中，占多数的电压电平以决定该已接收的数字信号的电压电平。如果超过半数的取样信号是“高”电位，则位判定电路26的D端口会产生一个“高”电位，否则就会产生一个“低”电位。如此一来，该已接收的数字信号内所含的噪声都会被滤掉。若该已接收的数字信号的电压电平与前一数字信号的电压电平不同，则位判定电路26会于E端口产生一个用来做输入信号同步处理的脉冲信号。

对从C端口接收到的数字信号而言，数字滤波系统18的处理程序是相同的。寄存器30及位判定电路32的功能与寄存器24及位判定电路26一样，因此不再重述。

两个位时钟回复电路(bit recovery circuit)28及34的功能是相同的。位时钟回复电路28是用来于F端口产生一预定频率的位时钟信号，该位时钟信号的输出时间点会利用位判定电路26所产生的脉冲信号来加以同步。由两个位时钟回复电路28及34所产生的两个位时钟信号，会由时钟选择电路(clock selection circuit)36来决定要选用那一个位时钟信号。被选用的位时钟信号会被传送到两个D型触发器38及40，用来将两个位判定电路26及32所产生的数字输出存入两个D型触发器38及40。而两个D型触发器38及40的数字输出，与时钟选择电路36所产生的位时钟信号，将会输入数字处理系统20以做更进一步的处理。

请参考图2。图2为图1所示中频解调器16的输入及输出信号图。四电平频移键控信号共有四个从低到高的不同频率，B端口及C端口产生的两个输出信号代表从A端口输入的每一个四电平频移键控信号的电平(level)。B端口产生的数字输出是代表每一电平的最高有效位(mostsignificant bit)，而C端口产生的数字输出是代表每一电平的最低有效位(leastsignificant bit)。B端口及C端口产生的四个电平(level)“00”，“01”，“11”及“10”代表四个从低频到高频的四电平频移键控信号。

在图2中，当两个频移键控信号“00”及“10”先后从A端口被接收到时，C端口会产生一个噪声42。另外当两个频移键控信号“10”及“00”先后从A端口被接收到时，C端口会产生另一个噪声44。以上情况是因为频移键控信号是模拟信号，因此频率在连续的两个不同电平(level)的频移键控信号之间会连续地改变。当一个“00”频移键控信号后接另一个“10”频移键控信号时，“00”频移键控信号的频率会连续地改变成“10”频移键控信号的频率，在连续改变的过程中，会经过“01”及“11”频移键控信号的频率。因此在连续改变的过程中，中频解调器16会在B端口及C端口产生“01”及“11”频移键控信号的数字以反映这种电平变化。中频解调器16在连续改变的过程中会在B端口及C端口产生下列型式的数字输出：

B端口    0011