[发明专利]半导体器件及其测试方法

说明书

本发明涉及半导体器件及其测试方法，尤其涉及一种检查在夹层绝缘膜内所形成的窗孔中的金属膜的形成状态的方法。

最近，随着半导体器件的高集成化，接触孔、通孔和转接孔的孔径都已变小了。窗孔通常形成在夹层绝缘膜内。在此情况下，孔深与直径的尺寸比由于孔深几乎保持不变而增大。因此，通过通常的溅射法所形成的储如铝膜等金属膜不能充分盖住窗孔。其结果是连接电阻变大，而且还会经常产生断开。

为了解决这些问题，已建议通过化学气相沉积法(CVD)来向窗孔填入钨。然而，按照此方法，生产周期变得很长而且还使生产成本加大，这是因为该方法具有多个生产步骤。

因此，正如在未审查的日本专利公开号平4-65831及平1-76336中所揭示的，它建议了这样一种方法，即通过加热过程软熔铝从而在窗孔内埋入铝膜。然而，按照此方法，在未充分填充铝的窗孔处会经常导致产生空洞。在这种情况下，空洞就意味着是在软熔后留在铝膜内的空隙。空洞会增大接触电阻并经常导致断开。因此，存留并埋在窗孔内的铝膜中的空洞，由于它是存留在铝膜内部，从而无法通过光学显微镜从基片的外部直接检测出来。由此就必需劈开或切开基片用扫描电镜(SEM)来检测铝膜内的空洞。

然而，由于此方法必须损坏产品，它不能直接用于真正的产品，因此，除了产品基片外还要准备用于监测的附加基片。将此附加基片劈开用来检测空洞。然而，此方法需要用于生产该附加基片的附加费用。此外，埋在窗孔中的铝膜的形成状态在产品基片与监测的或附加的基片之间是彼此不同的。因而即使当对监测基片进行了检查也还不能对产品基片本身进行准确的测试。

因此，又提出了另一种建议，即通过在同一基片上在产品区之外增设一个测试图形区用以检查铝膜形成状态的方法。例如测试图形区具有一个与窗孔串联的测试图形。在此情况下，在用以检查窗孔中铝膜形成状态的铝布线图形形成之后测量串联电阻，就是通过测量串联电阻检查埋入窗孔的铝膜中是否存在空洞。虽然在此方法中，无需损坏基片就能测试窗孔中铝膜的形成状态，但测试应在完成铝布线图形之后进行。换句话说，在上述方法中，无法在完成铝布线图形之前进行测试。其结果是要花费一段较长的周期来检测空洞。从而在检测出空洞之前就制造了许多具有空洞的缺陷产品。这增加了生产成本。

另外建议一种测试方法是在完成铝布线图形之前检测空洞。在此方法中，也是在同一基片上的产品区旁边设测试图形区。在此情况下，当产品区内的铝膜被腐蚀形成铝布线图形时，测试图形区中窗孔内铝膜经腐蚀用来检测空洞。在此情况下，通过SEM来检测空洞。然而，在上述方法中还必须对测试图形区进行腐蚀来检测空洞。也即，必须损坏测试图形区。此外，在上述方法中，在完成铝膜的腐蚀以形成铝布线图形之前无法进行测试。其结果是需要较长的周期来检测空洞。从而，在检测出空洞之前就制造出许多具有空洞的劣质产品。这增加了生产成本。

本发明的一个目的是提供一种测试方法，它能在金属膜形成之后立即测试半导体器件而无需损坏基片。

根据本发明，首先将基片分为产品区和测试图形区。接着，在基片上形成绝缘膜。此后，在产品区和测试图形区上的绝缘膜内形成窗孔。随后，在窗孔内及绝缘膜上形成金属膜。最后，金属膜经图形加工形成布线图形。

在此情况下，在测试图形区上窗孔内的金属膜形成状态得到真实的测试。尤其是，检查是否存在空洞。根据这一测试结果，可对产品区内窗孔中的金属膜的形成状态进行估算。

在此场合，在金属膜形成之后以及在金属膜图形加工之前立即进行测试而无需损坏基片。

图1A到1C示出一种传统的测试半导体器件的方法；

图2A到2D示出本发明第一实施例测试半导体器件的方法；

图3为基片上形成的一测试图形的顶视图；

图4为表示测量薄层电阻方法的流程图；

图5示出一种通过涡流法测量薄膜电阻的方法；

图6A及6B为本发明第二实施例测试半导体器件的方法的示意图；

图7为本发明第三实施例测试半导体器件的方法的示意图；

图8A和8B为通过卢瑟福背散射能谱测定法获得的能谱图。

为了更好的理解本发明，首先参照图1描述一种传统的测试半导体器件的方法。该测试方法部分相当于刚才前面说明书中提到的传统测试方法。