[发明专利]用于编码器的内插电路

权利要求书

1.一种用于编码器的内插电路，其特征在于包含：

产生第一时钟和第二时钟的时钟发生器，所述第二时钟和所述第一时钟同步，并且具有比所述第一时钟更高的频率；

相角检测电路，所述相角检测电路用第一时钟对从编码器输出的、相互有90°相移的双相正弦信号取样，然后对得到的取样值作数字处理以检测所述双相正弦信号的相角，从而顺序地输出相角数据，每个所述相角数据相应于由所述第一时钟确定的各取样相位；

数据更新电路，所述数据更新电路顺序地输入从所述相角检测电路输出的所述相角数据，然后以这样的方式用其后的相角数据更新当前的相角数据，即，对当前的相角数据和其后的相角数据之间的差值进行计算，然后将上限预定的所述差分数据加到所述当前的相角数据，从而保持顺序更新的相角数据；

积分电路，所述积分电路用所述第二时钟对所述差分数据进行积分，以保持积分值，所述积分值要由第一时钟复位；

进位检测电路，所述进位检测电路检测所述积分值是否超过第一时钟周期和第二时钟周期的比值，以输出进位信号；及

双相方波发生电路，所述双相方波电路产生双相方波，所述双相方波的状态和第二时钟在每一个进位检测信号的时刻同步变化。

2.如权利要求1所述的内插电路，其特征在于所述相角检测电路包含：

取样保持电路，所述取样保持电路用所述第一时钟对双相正弦信号进行取样，并保持取样值；

A/D转换器，所述A/D转换器将取样值转换为一组数字数据；

查找表存储器，所述查找表存储器根据所述一组数字数据输出一个相角数据；及

第一数据存储电路，所述第一数据存储电路顺序地存储和第一时钟CK1同步地存储从查找表存储器读出的相角数据。

3.如权利要求2所述的内插电路，其特征在于数据更新装置包含：

第二存储电路，所述第二存储电路将相角作为当前的相角数据存储，所述当前的相角数据和第一时钟同步地要由第一存储电路的其后的相角数据更新；

减法器，所述减法器从第一存储电路中的其后的相角数据减去第二存储电路中的当前的相角数据，以输出一个差分数据；

限制器，所述限制器对差分数据进行限制，使所述差分数据具有小于所述第一时钟周期与所述第二时钟周期的比值的上限；以及

加法器，所述加法器将上限预定的所述差分数据加到第二存储电路的当前的相角数据，藉此更新所述当前的相角数据。

4.如权利要求2所述的内插电路，其特征在于数据更新电路包含：

第二存储电路，所述第二存储电路将相角数据作为当前的相角数据存储，所述当前的相角数据和第一时钟CK1同步地要由其后所述第一存储电路的相角数据更新；

减法器，所述减法器从第一存储电路中的其后的相角数据减去第二存储电路中的当前的相角数据，以输出一个差分数据；

检测电路，所述检测电路检测所述差分数据的绝对值和极性；

限制器，所述限制器对差分数据的绝对值进行限制，使其具有小于第一时钟周期与第二时钟周期的比值的上限；

极性添加电路，所述极性添加电路将所述极性数据加到上限预定的所述差分数据；以及

加法器，所述加法器将添加了极性数据的所述差分数据加到所述第二存储电路中的当前的相角数据，藉此更新所述当前的相角数据。

5.如权利要求1所述的内插电路，其特征在于还包含过速检测电路，所述过速检测电路通过监视所述数据更新电路中的差分数据检测过速状态。

6.如权利要求5所述的内插电路，其特征在于所述过速检测电路包含：

比较器，所述比较器将差分数据和参考值进行比较，以在每当所述差分数据的绝对值超过所述参考值的每个时刻输出过速信号；以及

报警电路，所述报警电路和第一时钟同步地输入所述过速信号以在所述过速信号输出次数超过预定的数量时随后输出过速警告信号。