[发明专利]信号处理器

说明书

本发明的一个方面涉及处理1-比特信号的信号处理器。本发明的另一个方面涉及1-比特信号的信号处理器，该处理器包括一第n阶Δ-∑调制器，n≥1。本发明的优选实施例涉及处理音频信号，在此相对于音频信号处理器描述本发明，但本发明不限于音频信号处理器。

现在将参看附图中的图1、2和3举例说明本发明的背景技术，其中图1是公知Δ-∑调制器的方框图，图2是以前建议的作为一第n阶滤波器进行设计的Δ-∑调制器，图3表示噪声整形特性。

以至少奈硅斯特速率取样模拟信号而把该摸拟信号变换为数字形式和以m个比特编码取样值的幅值已是公知的。于是，如果m＝8，就说取样值以8比特精度被量化。一般来说，m可以是等于或大于1的任何数。

为了进行仅1比特的量化，已知可以使用称为“Δ-∑ADC”或“Δ-∑ADC”的模一数变换器(ADC)。在此使用“Δ-∑”这一术语。在例如TexasInstruments于1993年出版的Craig Marven和Gillian Ewers所著的《数字信号处理的简单方法》(ISBN 0-904.047-00-8)中描述了这种ADC。

参看图1，在这种ADC的一个例子中，模拟输入信号和1-比特输出信号的积分(∑)的差(Δ)输入给1-比特量化器3。输出信号包括分别表示实际值-1和+1的逻辑值0和1的比特。积分器2累积1-比特输出，使其内存储的值能跟随模拟信号的值。量化器3在产生每一个比特时把累积值增加(+1)或减少(-1)1-比特。该ADC需要非常高的取样率来产生输出比特流，输出比特流的累积值跟随模拟信号。

在以下描述和在权利要求书中使用的术语“1-比特”指例如由Δ-∑ADC所产生的被以1个数字比特精度量化的信号。

N.M.Casey和James A.S.Angus在提交给1993年10月7日-10日在美国纽约召开的“美国电子学会(AES)大会”的论文“音频信号的-比特数字处理”(英国，York Yo1 55D，Heslington，York大学，电子学系，音频研究小组，信号处理)中提出了作为第n阶滤波四部分进行设计的直接处理1-比特信号的Δ-∑调制器(DSM)。图2表示这种DSM滤波四部分的第3阶(n＝3)形式。

参看图2，该DSM具有供1-比特信号输入用的一输入端4和产生被处理的1-比特信号的一输出端5。1-比特信号的各个位在未示出的时钟设备定时下在该DSM内被传送。输出的1-比特信号是由1-比特量化器Q产生，该1-比特量化器Q例如是具有零阈值电平的比较器。该DSM具有三个级，每一个级包括连接至输入端4的第-1比特乘法器a1、a2、a3、连接至输出端5的第二1-比特乘法器C1、C2、C3、一加法器G1、G2、G3以及一积分器F1、F2、F3。

这些1-比特乘法器把接收的1-比特信号乘以R比特的系数A1、A2、A3、C1、C2、C3，产生被加法器G1、G2、G3求和约R比特被乘数，和被传送给积分器7。中级间的加法器62、63还求和前一级的积分器的输出。末级包括与输入端连接的把输入信号乘以R比特系数A4的另一个1-比特乘法器A4和把被乘数与前一级的积分器F3的输出相加的加法器64和被传送给量化器Q。

在该DSM内，用2的补码算术逻辑表示正和负的P比特数。量化器Q的输入可以是正的，在输出端被量化为+1(逻辑1)，也可以是负的，在输出端被量化为-1(逻辑0)。

如Casey和Angus所注意到的，“一比特处理器将产生包含音频信号的一比特输出，噪声使该音频信号模糊不清到不可接受的程度，因此势必要对量化噪声恰当地进行整形”。使音频信号模糊不清的噪声是量化器Q产生的量化噪声。

可把量化器Q设计为一加法器，该加法器具有接收音频信号的第一输入端和接收与该音频信号基本上不相关的随机比特流(量化噪声)的第二输入端。在这样设计的基础上，在输入端4接收的音频信号被乘法器a1、a2、a3、a4前馈给输出端5，从该输出端5被乘法器C1、C2、C3反馈。于是系数A1至A4确定音频信号E变换的传递函数的零点，而系数C1-C3确定该音频信号的传递函数的极点。

但是，噪声信号从量化器被乘法器C1-C3反馈，所以系数C1-C3也确定噪声信号的传递函数的极点。

选择系数A1至A4和C1至C3来提供连同其它所需要的特性一道的电路稳定性。

如例如图3中用实线31所示，选择系数C1-C3来提供噪声整形，以便使音频频段内的量化噪声最小。

还根据所希望的音频信号处理特性来选择系数A1-A4和C1-C3。