[发明专利]利用复合氧化膜的槽式隔离法

说明书

本发明涉及一种制造半导体器件的方法，更详细地说，涉及一种能使半导体衬底上产生的应力达到最小的槽式隔离法。

为了增加半导体器件的集成度，已开发了一种使用槽的隔离法，已制造了应用该方法的器件。

在典型的槽式隔离法中，对半导体衬底的预定区域进行刻蚀以形成具有四边形剖面的槽区，在该槽区中形成由绝缘材料构成的隔离膜。此时，进行下述工艺，使槽的内侧壁氧化，或对充填于该槽区内的绝缘材料进行增密处理(densify)。这用于消除刻蚀形成槽时产生的损伤。在该工艺中，由于在隔离膜和半导体衬底之间的热膨胀系数的差别而产生应力。该应力集中于隔离膜周围的半导体衬底内，特别是集中于槽的角部附近。在半导体衬底内积累的应力引起诸如半导体衬底内位错的硅缺陷。这样一种硅缺陷引起半导体器件的结漏电流的增加。结果，该半导体器件产生误操作，或功率消耗增加。

本发明的一个目的是提供一种能释放半导体衬底内的隔离区中的应力的槽式隔离法。

为了达到上述目的，本发明提供一种用于半导体器件的槽式隔离法。在该方法中，在半导体衬底上形成由复合膜组成的槽充填氧化膜，该复合膜由两个相继层叠的、具有不同的应力特性的层形成，在该半导体衬底上形成用于露出半导体衬底的槽区的掩模层。对该槽充填氧化膜进行增密处理。对该槽充填氧化膜进行平面化处理直到露出掩模层的上表面为止，以便在槽区内形成槽充填层。

该复合膜通过相继层叠第1和第2氧化膜来形成，该第1和第2氧化膜在刚淀积后具有相反的应力特性。

按照本发明，在初始的淀积工艺和其后的槽充填氧化膜的热处理期间，使槽充填氧化膜中的应力和由槽充填氧化膜加到半导体衬底内的应力减少。

通过参照附图详细地描述本发明的优选实施例，本发明的上述目的和优点将变得更明显，这些附图包括：

图1至5是说明按照本发明的优选实施例的槽式隔离法的剖面图；

图6是示出当进行热处理以便对槽充填氧化膜进行增密处理时应力滞后与温度变动的关系图；和

图7是示出在各种不同的条件下在半导体衬底上形成的晶体管的关断电流特性的累积分布的图，其中该半导体衬底具有在其上形成的槽隔离膜。

参照图1，从现在起将描述在半导体衬底10上形成掩模层20和牺牲层16的步骤。首先，在半导体衬底10上相继地形成厚度等于或小于300埃的衬垫氧化膜、厚度等于或小于2000埃的氮化膜和厚度等于或小于3000埃的牺牲氧化膜。使牺牲氧化膜牺牲，以便在其后的工艺中在形成槽区的期间保护氮化膜，该牺牲氧化膜由热氧化法来形成。根据情况可省去牺牲氧化膜。其次，对牺牲氧化膜、氮化膜和衬垫氧化膜相继地进行图形刻蚀，由此形成牺牲层16和由衬垫氧化膜图形12和氮化膜图形14组成的掩模层20。该三层露出半导体衬底10的预定区域。

在图2中示出了形成槽区(T)的步骤。参照图2，使用掩模层20作为刻蚀掩模对半导体衬底10的露出部分进行有选择的干法刻蚀，由此形成深度等于或小于10000埃的槽区(T)。此时，牺牲层16也被刻蚀并在形成槽区(T)的同时几乎完全被除去。只有非常薄的氧化膜(未示出)留在掩模层20的表面。其后，为了使在形成槽区(T)的刻蚀期间产生的损伤得到愈合，使用热氧化法在槽区(T)的侧壁和底表面上形成氧化膜18。

图3示出形成槽充填氧化膜25的步骤。在本发明中，槽充填氧化膜25由复合膜形成，该复合膜由两个各自在刚淀积后具有不同的应力特性的氧化膜构成。这就是说，为了形成槽充填氧化膜25，在槽区(T)中和在氮化膜图形14的上表面上将具有良好的槽充填特性的并有大的拉伸应力的第1氧化膜22形成至预定的厚度。然后，在第1氧化膜22上将具有比第1氧化膜22更大的压缩应力的第2氧化膜24形成至预定的厚度。此时，第1和第2氧化膜22和24的厚度的和对应于槽区(T)的深度、衬垫氧化膜12和氮化膜图形14的厚度以及在其后的平面化工艺中通过刻蚀将要被除去的厚度的和。例如，当槽区(T)的深度是6000埃和衬垫氧化膜图形12与氮化膜图形14的合在一起的厚度是2000埃时，将第1和第2氧化膜22和24的厚度的和设置在约10000埃，以使其后的平面化工艺中可被除去的厚度约为2000埃。