[发明专利]输出缓冲电路

权利要求书

1.一种输出缓冲电路，特征在于具备：

分别提供第1电位以及第2电位的第1电位点以及第2电位点；

输出点；

具有提供与由第1逻辑以及与其互补的第2逻辑构成的二进制逻辑的某一个相对应的第3电位的控制端，用于在第3电位与上述第1逻辑以及第2逻辑相对应的情况下使第1电位点与输出点之间分别导通以及不导通的第1导通控制元件；

具有提供与由第3逻辑以及与其互补的第4逻辑构成的二进制逻辑的某一个相对应的第4电位的控制端，用于在上述第4电位与上述第3逻辑以及第4逻辑相对应的情况下使上述第2电位点与输出点之间分别导通以及不导通的第2导通控制元件；    

输出在上述第3电位以及第4电位分别与上述第1逻辑以及上述第3逻辑相对应的情况下启动的贯通检测信号的贯通电流检测逻辑发生装置；

根据上述贯通检测信号，进行在上述第1导通控制元件的控制端强制地加入第2逻辑的第1逻辑赋予功能和在上述第2导通控制元件的控制端强制地加入上述第4逻辑的第2逻辑赋予功能的某一种功能的强制逻辑赋予装置。

2.如权利要求1中记述的输出缓冲电路，特征在于：

第1逻辑以及第3逻辑处于互补的关系。

3.如权利要求2中记述的输出缓冲电路，特征在于：

强制逻辑赋予装置包括具有连接到第1导通控制元件的控制端的一端和提供与第2逻辑相对应的第5电位的另一端，通过贯通检测信号的启动而导通的第1切换装置。

4.如权利要求2中记述的输出缓冲电路，特征在于：

强制逻辑赋予装置包括具有连接到第2导通控制元件的控制端的一端和提供与第4逻辑相对应的第5电位的另一端，通过贯通检测信号的启动而导通的第2切换装置。

5.如权利要求2中记述的输出缓冲电路，特征在于：

第1导通控制元件包括门电路、具有连接在第1电位点和输出点的一组电极的第1导电型的第1MOS晶体管、在第1导通控制元件的控制端与上述第1MOS晶体管的上述栅极之间串联连接的第1数的反相门，

第2导通控制元件包括门电路、具有连接在第2电位点和输出点的一组电极的第1导电型的第2MOS晶体管、在上述第2导通控制元件的控制端与上述第2MOS晶体管的上述栅极之间串联连接的第2数的反相门，

上述第2数与上述第1数具有奇数差。

6.如权利要求5中记述的输出缓冲电路，特征在于：

贯通电流检测逻辑发生装置包括把与对应于第3电位的逻辑相同的逻辑和与对应于第4电位的逻辑互补的逻辑的逻辑积作为贯通检测信号输出的逻辑门，在接受了与对应于上述贯通检测信号的逻辑相同的逻辑的情况下，强制逻辑赋予装置进行第1逻辑赋予功能。 

7.如权利要求5中记述的输出缓冲电路，特征在于：

贯通电流检测逻辑发生装置包括把与对应于第3电位的逻辑互补的逻辑和与对应于第4电位的逻辑相同的逻辑的逻辑和的否定进行输出的逻辑门，在接受了与对应于上述贯通检测信号的逻辑相同的逻辑的情况下，强制逻辑赋予装置进行第1逻辑赋予功能。

8.如权利要求5中记述的输出缓冲电路，特征在于：

贯通电流检测逻辑发生装置包括把与对应于第3电位的逻辑相同的逻辑和与对应于第4电位的逻辑互补的逻辑的逻辑积的否定作为贯通检测信号输出的逻辑门，在接受了与对应于上述贯通检测信号的逻辑互补的逻辑的情况下，强制逻辑赋予装置进行第1逻辑赋予功能。

9.如权利要求5中记述的输出缓冲电路，特征在于：

贯通电流检测逻辑发生装置包括把与对应于第3电位的逻辑相同的逻辑和与对应于第4电位的逻辑互补的逻辑的逻辑积作为贯通检测信号输出的逻辑门，在接受了与对应于上述贯通检测信号的逻辑互补的逻辑的情况下，强制逻辑赋予装置进行第2逻辑赋予功能。

10.如权利要求5中记述的输出缓冲电路，特征在于：

贯通电流检测逻辑发生装置包括把与对应于第3电位的逻辑互补的逻辑和与对应于第4电位的逻辑相同的逻辑的逻辑和的否定进行输出的逻辑门，在接受了与对应于上述贯通检测信号的逻辑互补的逻辑的情况下，强制逻辑赋予装置进行第2逻辑赋予功能。