[发明专利]数据存储装置

说明书

本发明涉及一种用于存储包括音频数据和图象数据的各种类型数据的数据存储装置。

现已有多种数据存储装置，如美国专利号为4,368,988的美国专利中所公开的，其将例如为音频信号或图象信号的一自外部提供的模拟信号转换(A/D转换)成数字数据，将该数字数据存入一例如RAM的半导体存储器中，根据需要自该RAM读取该数据，对其进行解码(D/A转换)，并输出该经解码的数据。

对于常规的数据存储装置，当一单一半导体存储器被用作为对于一单一音频数据项的音频数据记录和再现装置或用作为对于一单一图象(例如，一单一TV屏的图象数据)的图象数据存储装置时，寻址被启动，在记录或再现音频数据或在存储或读取图象数据中，从该半导体存储器中的第一地址开始。然而，在一单一半导体存储器被划分成若干块且这些块被一个块一个图象选择地记录入图象或一个块一个图象选择地再现被存储在这些单独的块中的图象的情况下，寻址必须被启动，在所选择的块的首部地址开始。为做到这一点，需要将该所选择的块的首部地址上的数据发送给地址控制区，预置它，并更新开始于该首部地址的这些地址。

当该经编码的数据被存储在一易失性存储器，例如RAM中时，所存储的内容将在电池使用寿命终止、更换电池，或电源故障的情况下丢失。为避免存储数据的损失，可考虑使用例如EEPROM的非易失性存储器。然而，与例如工作在约1V上的CMOS电路相比，这样一非易失性存储器需要很高的驱动电压。因此，用于控制在相对低电压上工作的记录和再现操作或图象数据存储和读取操作的电子电路和包括有非易失性存储器的电子电路就不得不由分离的芯片组成，这些分离的芯片分别由不同的电压控制。如上所述，当主电路部分和包括有非易失性存储器的该电子电路由分离的芯片组成且一单一的非易失性存储器被预先划分成若干块，及这些块被选择地记录并自其再现时，各块的首部地址必须被直接地寻址，结果需要多个端子作为地址数据的输入端，导致包括非易失性存储器的电子电路芯片的尺寸变大的问题。

本发明的目的在于提供一种数据存储装置，其可选择地逐块地将数据存入一半导体存储器的这些块中或从这些块中读取数据而不使电路构成复杂。

上述目的是通过以下技术方案实现的：提供一种数据存储装置，包括一半导体芯片和一控制器。该半导体芯片包括一具有数据被存入其中的多个存储区的非易失性半导体存储器；一存储指令信号被输入至其的存储指令信号输入端子；一用于当通过该存储指令信号输入端子接收到一存储指令信号时，将数据存入该半导体存储器的存储控制器；一读取指令信号被输入至其的读取指令信号输入端子；和一用于每当其通过该读取指令信号输入端子接收到一读取指令信号时，序列地指定该半导体存储器中的多个存储区之一且然后读取存储在该指定的存储区中的数据的读取控制器。该控制器包括一用于存储指定该多个存储区之一的指定数据的指定数据存储器；一用于将一存储指令信号输出给该半导体芯片的存储指令信号输入端子的存储指令信号输出电路，和一用于将对应于存储在该指定数据存储电路中的指定数据的一读取指令信号输出给该半导体芯片的读取指令信号输入端子的读取指令信号输出电路。具有这种构成，该半导体芯片仅通过该存储指令信号输入端子和该读取指令信号输入端子被连接至该控制器，这给出了可选择地逐块地将数据存入该半导体存储器中的这些块中或从这些块中读取数据而不使该电路构成复杂或增加该半导体芯片的端子数。

图1为根据本发明的一实施例的一电子手表的方框图；

图2为图1中RAM9的数据结构的概念图；

图3为图1中地址控制部分22的电路图；

图4为该实施例的电子手表的外观图；

图5为说明该实施例中主要操作的流程图；

图6为帮助说明图5中键处理操作的流程图；

图7为在指定一块中在LCD单元14上出现的概略表示；

图8为在记录或再现操作中在LCD单元14上出现的概略表示。

以下，参照附图，将对根据本发明一实施例的一电子手表，一便携式电子装置进行描述。

A该实施例的构成

A-1方框图