[发明专利]带有微处理器和堆栈存储器的电路装置无效
申请号: | 97198398.4 | 申请日: | 1997-09-30 |
公开(公告)号: | CN1232564A | 公开(公告)日: | 1999-10-20 |
发明(设计)人: | K·奥伯莱恩德;M·巴尔迪施维勒;S·普法布 | 申请(专利权)人: | 西门子公司 |
主分类号: | G06F12/06 | 分类号: | G06F12/06;G06F7/00 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 马铁良,王忠忠 |
地址: | 联邦德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 带有 微处理器 堆栈 存储器 电路 装置 | ||
1.电路装置,其特征在于,
-带有一个具有经其可直接访问一个逻辑地址空间(3)的各地址输出端(2)的微处理器(1),
-带有一个位于逻辑地址空间(3)的一个下部范围中的内存(10),
-带有一个划分为至少两个同等大的存储区(5)的堆栈存储器(4),从这些存储区中一个是布置在逻辑地址空间(3)的一个上部范围中的,而其余各存储区是布置在逻辑地址空间(3)之外的,在此如此地在堆栈存储器(4)中存储应存储的各数据,使得在将各数据存储在各其它的存储区(5)中之前,充满布置在逻辑地址空间(3)中的存储区(5)
2.按权利要求1的电路布置,其特征在于,
-带有一个用于存储用来选择各存储区(5)之一的信息的第一寄存器(6),
-并且带有一个用于存储一个信息的第二寄存器(7),此信息用于在各自由第一寄存器(6)的内容选择的存储区(5)之内选择各存储器单元(9)。
3.按权利要求2的电路装置,其特征在于,
-在此电路装置上第二寄存器(7)是与一个第一地址译码器(20)连接的,经此地址译码器可访问在各存储区(5)之内的各存储器单元(9),在此第一地址译码器(20)也用于经各地址输出端(2)访问共同的逻辑地址空间(3),
并且在此电路装置上第一寄存器(6)是与第二地址译码器(30)连接的,经此地址译码器是可访问这些存储区(5)的。
4.按权利要求2或3的电路装置,其特征在于,在此电路装置上第一寄存器(6)是通过第二寄存器(7)的溢出或下溢而增量或减量的。
5.按先前各权利要求之一的电路装置,其特征在于,
-在此电路装置上存在一种检测手段(11)以用于在写入或读出数据时检测超溢堆栈存储器(4)的界限。
在此电路装置上取决于检测手段(11)的结果信号在超溢的情况上是可进行堆栈存储器(4)的至少部分的卸载。
6.按权利要求5的电路装置,其特征在于,
-此电路装置具有一个用于存储存储区(5)数目的第三寄存器(8),
-由检测手段(11)通过将各自选出的存储区(5)与第三寄存器(8)的内容作比较是可识别堆栈存储器(4)上部界限的超溢的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西门子公司,未经西门子公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/97198398.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种防伪墨粉的制造工艺
- 下一篇:连续生产硅氧烷共聚物的方法