[发明专利]具有半绝缘多晶硅吸杂位置层的半导体衬底及其制造方法

说明书

本发明涉及一种半导体晶片及其制造方法，特别是，涉及一种具有半绝缘多晶硅吸杂位置层的半导体晶片及其制造方法。

半导体器件在集成密度方面已经得到了提高。集成电路可同时制造在大直径硅晶片上，使得器件制造技术变得很复杂。需要适当的吸杂技术用于下一代的半导体器件。

裸露区固有的吸杂是一种用于硅晶片的典型吸杂技术。然而，裸露区固有的吸杂方法需要对大直径的硅晶片进行长时间的热处理，而长时间的热处理是很昂贵的。

多基底密封吸杂是一种外部吸杂技术，并且多晶硅层可形成在硅晶片的基底表面上。多晶硅层的吸杂效率取决于多晶硅的淀积条件。D.M.Lee等人，在电化学学会杂志(Journal of ElectrochemicalSociety)，820-830页，1994年，题为“在P型CZ硅中由多晶硅层进行吸铁的效率”中教导了如何优化吸杂效率。

图1表示由D.M.Lee等人所完成的在实验中所使用的半导体结构。该半导体结构包括单晶硅层1和在单晶硅层1的底表面上所生长的多晶硅层2。多晶硅层1是通过Czochalski晶体生长技术而生长的，并且多晶硅层2是在不同条件下生长的。

第一试样的多晶硅层2是在700℃下生长为0.8微米厚，第二试样的多晶硅层2是在700℃下生长为1.2微米厚，第三试样的多晶硅层2是在700℃下生长为1.6微米厚，和第四试样的多晶硅层2是在620℃下生长为1.2微米厚。比较试样是通过不同吸杂处理而制备的。第一比较试样是采用腐蚀代替多晶硅淀积的，第二比较试样是采用喷沙代替多晶硅淀积的。六个试样，即第一至第四试样、第一比较试样和第二比较试样，均混杂有铁，并且，然后测量残余的铁。

图2表示残余铁浓度，图3表示一系列显微照片，部分A，B，C和D分别表示第二比较试样的晶体结构，第一试样的晶体结构，第二试样的晶体结构，和第三试样的晶体结构。如图2所示，多晶硅层2越厚，吸杂效率就越大。1.2微米是有效抗铁的多晶硅层2的最小厚度。另外，低淀积温度会使多晶硅的晶粒变小，并且小的晶粒会降低吸杂效率。700℃左右的淀积温度是适用的。微观照片指出，高密度双晶会在薄多晶硅层的固态生长过程中发生，如第一试样。另一方面，在CMOS热处理以后，大量的晶界会留在厚多晶硅层中，如第三试样，并且其还具有吸杂的能力。由此，通过控制淀积温度和淀积时间可优化吸杂效率。

正如D.M.Lee所教导的，大吸杂效率需要至少1.2微米厚的多晶硅，并且厚多晶硅层2往往会使单晶硅晶片1挠曲。这就是在现有技术的多基底密封技术中所固有的第一个问题。

另一个问题是，在半导体器件的制造工艺过程中，吸杂效率会在所重复的热处理中降低。如上所述，大量的晶界会获得大的吸杂效率。然而，热处理会促使多晶硅层2的固相生长，并且多晶硅层会丧失吸杂能力。

为了限制由多晶到单晶的固相生长，日本未审决申请公告号1-235242提出，将用作固相生长抑制剂的杂质离子注入到单晶硅晶片的背表面部分中。离子注入是在将多晶硅淀积在单晶硅晶片的背表面上之前完成的，氮气、氧气和氩气是抑制剂的实例。抑制剂可防止多晶硅在用于集成电路的制造工艺过程中厚度的降低。由此，抑制剂可有效地抵抗集成电路制造工艺过程中的热处理。然而，大的吸杂效率仍需要使多晶硅层等于或大于1.2微米厚，并且厚多晶硅层会引起单晶硅晶片上所产生的不期望的淀积。

因此，本发明的重要目的就是提供一种半导体器件，其可获得优良的吸杂效率，而不会出现严重的挠曲。

本发明还一个重要目的就是提供一种制造半导体器件的方法。

为了达到上述目的，本发明提出形成含有至少10％(重量)氧的半绝缘多晶硅吸杂位置层。半绝缘多晶硅含有至少10％(原子)的氧。

根据本发明的一个方面，提供一种用于制造半导体器件的半导体衬底，其包括由单晶硅半导体材料制成的活性层，并具有用于在其上制造至少一个电气元件的第一表面和与第一表面相反的第二表面，和在活性层第二表面上所生长的并由含有至少10％(原子)氧的半绝缘多晶硅制成的吸杂位置层。

根据本发明的另一方面，提供一种制造用于半导体器件的半导体衬底的方法，其包括制备单晶硅材料的活性层步骤，和在活性层的一个表面上制成吸杂位置层的步骤，该层是由含有至少10％(原子)氧的半绝缘多晶硅制成。

半导体晶片和制造方法的特性和优点将通过结合附图进行的下列描述而变得更加清楚，其中：

图1是一截面图，其表示通过多基底密封吸杂所处理的硅晶片结构；

图2是一曲线图，其表示在论文中所公开试样的残余铁浓度；

图3是系列显微照片，其表示在论文中所公开试样的晶体结构；