[发明专利]多层印刷电路板及其制造方法

说明书

本发明涉及多层印刷电路板及其制造方法，特别涉及如印刷电路板基芯片(GOB)，网格焊球阵列(BGA)或多芯片组件(MCM)等高功能复合式半导体封装的芯电载体用的多层印刷电路板，因为，在每层上形成通孔时必须保证其平整化，和多层印刷电路板的制造方法。

随着半导体芯片封装变成多层的复合式，并要执行多种预定功能，因此，芯片载体的材料和结构也变得多样化。这就促进了要在每一层上构成通孔的多层印刷电路板(PCB)的制造生产。

但是，这种多层PCB的制造方法是需要高技术水平的复杂工艺，而且不可靠，价格昂贵，因此不适用。

制造多层PCB的典型方法包括一系列的腐蚀工艺。按该方法，首先在基片上淀积铜箔，之后，制成的构件经腐蚀形成通孔，由此制造各层。此后，把制成的的各层层叠构成多层PCB。但是，该方法的工艺步骤太多，由于用腐蚀液而造成的环境污染。此外，使方法需用高可靠材料以保证可靠性，这就进一步提高了造价。

或者，通过给每层化学镀铜制造成多层PCB。该方法通常能保证平整性或精确的间距，但需要大量的时间和金钱，因此它也不适用。

为解决上述问题，本发明的目的是，提供一种多层PCB的制造方法，它容易确保平整性，能构成有良好间距的电路图形，并能降低造价。

为达到上述目的，提供制造多层PCB的方法，包括以下工艺步骤：

(a).在基片上形成光敏绝缘层；

(b).对光敏绝缘层曝光和显影，形成其中有光刻通孔的图形层；

(c).图形层上涂敷导电浆料，丝网印刷并固化制成的图层层；

(d).重复步骤(a)至(c)，以叠制到所要求的层数；

(e).在(d)步骤制成的构件上涂镀敷催化剂；

(f).对在步骤(e)制成的构件进行化学镀，构成最上层电路图形。

本发明的另一目的是提供一种能用于高功能复合式半导体封装的多层PCB。

用本发明的制造方法制成的多层PCB可以达到本发明的第二目的。

通过结合附图对本发明实施例的详细说明，本发明的上述目的和优点将成为显而易见的。

图1A至1H是说明按本发明实施例的多层PCB的制造方法的工艺流程。

按本发明的多层PCB的制造方法，可用金属，陶瓷或树脂制造基片，没其它限制。

用金属作基片，是因为它能提高可靠性和降低造价，因为它能改善热稳定性和发散性。但是，由于金属是导电的，要用作基片的金属的表面必须要涂树脂。

而且，可用钻或冲基片来构成通孔。这里基片是金属时，必须在通孔构成之后用树脂涂敷通孔内壁和基片表面。

之后，基片上涂光敏绝缘材料，并用光掩模对制成构件曝光并显影，由此构成其中有光刻通孔的图形层。用丝网印刷法给光刻通孔中填充导电浆料，由此形成电路图形。

丝网印刷方法中，用光刻法腐蚀出要涂导电浆料的部分，导电浆料灌进已腐蚀的部分，之后用刮板压导电浆料，构成图形。按该方法，比用常规的电镀或化学镀方法更容易构成图形。

多次重复形成光敏绝缘层到丝网印刷导电浆料的一系列工艺步骤，构成规定数量的膜层。

但是，最上层电路图形不是用丝网印刷形成的。如果用丝网印刷法印刷导电浆料来构成最上层的电路图形，由于导电浆料的粘度使边缘不能构成矩形而成为圆形(圆形现象)。因此，不能保证布线连接有足够的平整性。不能构成有精确间距的电路。

因此，用化学镀形成最上层电路图形。即，对最上层电路图形涂敷镀敷催化剂，之后化学镀铜构成电路图形。化学镀敷法能保证有更好的平整性，容易形成有精确间距的电路图形。

但是，化学镀费时且贵。因此，最上层部分图形厚度超过1μm时，依次进行化学镀和电镀，形成电路图形。即，在电路图形上化学镀0.1μm和0.2μm厚，之后，在制成构件上电镀，达到规定厚度。之后，电镀图形进行曝光，显影和腐蚀，形成电路图形。

按本发明，由于平整性好使之器件或芯片易于安装，能形成有精密的间距的电路图形。而且，可靠性好，制造工艺容易而价廉。

现在结合展示本发明实施例的多层PCB的制造方法的工艺步骤的剖面图的图1A至图1H详细说明本发明。这里，用金属作基片。

首先，按图1A，在金属基片1上涂树脂形成树脂层2。

由于金属基片是可靠的基片或有优异热稳定性和发热性的导体，其表面必须涂复用以绝缘的树脂。用树脂涂复金属基片表面之前，通过钻或冲该金属基片构成通孔。此时，必须用树脂涂复通孔内壁和金属基片表面。