[发明专利]薄膜元件的自动研磨方法和利用这方法的研磨装置

说明书

本发明涉及用来研磨包括薄膜元件的工件的自动研磨方法。更准确地说，涉及用于在探测薄膜元件的高度的同时连续研磨工件的自动研磨方法，并且涉及利用这种方法的研磨装置。

例如，在形成磁头薄膜后，在磁头制造过程中研磨磁头薄膜。在磁头制造过程中，用研磨使磁头的磁阻膜高度和磁头薄膜的间隙有某一恒定的值。

对于磁阻层的高度和间隙，要求有亚微米数量级的精度。因此，需要以高精度来研磨工件或磁薄膜。

图22A和22B是复合型磁头的说明性的示意图。如图22A所示，复合型磁头包括在基片81上形成的磁阻单元82和写磁头85。磁阻单元82由一磁阻膜83和一对导电薄膜84构成，如图22B所示。磁阻单元82的阻值随外磁场而变。磁阻单元82具有读出对应于磁盘上磁道90的磁场强度值的电流的功能。

因为磁阻单元82是读出电流的元件，所以，需要有用于写的不同的元件85。写元件85包括电感磁头。电感磁头包括下磁极86、以一定的间隙面对着下磁极86的上磁极88和线圈87，此线圈处在下磁极86和上磁极88之间，用于对这两个磁极进行磁激励。在线圈87四周有非磁性绝缘层89。

在这种复合型磁头中，对每个磁头，需要磁阻单元82中的磁阻膜83有恒定的阻值。可是，在磁头的薄膜制造过程中难以使阻值恒定和一致。因此，在形成磁头薄膜后，调节磁阻膜83的高度(宽度)h，从而使阻值一致。

图23A，23B，24A，24B，24C和24D是说明复合型磁头的制造过程的示意图。

如图23A所示，用薄膜技术在半导体晶片100上形成多个复合型磁头。随后，如图23B所示，把晶片切成条而得到多条横条101。横条101包括多个排列成在一排的磁头102。在横条101的左和右端以及中心处有电阻单元102a，用于监控制造过程。

如上所述，把磁头102的磁阻膜83的高度研磨成恒定值或使其一致。可是，横条101非常薄，例如大约0.3毫米。因而，难以把横条101直接地装在研磨夹具上，并且如图28C所示，用热熔的蜡把横条101粘结在安装工具或基板103上。

然后，如图24A所示，把粘结在安装基板103上的横条101放在研磨板104上来研磨横条101。如日本未经审查的专利申请公开No.2-124262(美国专利No.USP5023991)或日本未经审查的专利申请公开No.5-123960所指出的那样，在研磨横条101时不停地测量监控用的电阻元件102a的阻值。然后用这些阻值来探测磁头102的磁阻膜是否已达到目标高度。

当利用阻值的测量探测到磁阻膜已研磨到目标高度，就终止研磨。此后，如图24B所示，在横条101的底面101-1上形成滑动面(slider)。

如图24C所示，横条101还在附于安装板103上时就切成多个磁头102。如图24D所说明的那样，通过加热和熔化热熔蜡，把每个磁头102从安装板103上取下来。

以这种方法制备出包括多个磁头102的横条101，并且对横条101进行研磨。因此，对多个磁头102上的磁阻膜的研磨可一步完成。

图25A和图25B是说明传统的研磨装置的示意图。

如图25A所示，监控研磨过程用的电阻单元102a，即ELG元件102a包括模拟电阻102-1和数字电阻102-2。如图25B所示，模拟电阻102-1具有这样的特性曲线，其中阻值Ra随着研磨造成的ELG元件102a的高度h的减小而成比例地增加。

因此，有可能用测量模拟电阻102-1的值来探测ELG元件102a的高度。即可用下面的方程近似地表达阻值Ra与ELG元件102a的高度的关系：

Ra＝a/h+b........................................................(1)

ELG元件102a的高度近似等于磁头102的磁阻膜的高度。因此，有可能通过探测ELG元件102a的高度来获得磁阻膜的高度。

可是，模拟电阻102-1的值与ELG元件的高度随研磨过程的状态而变。因此，如日本未经审查的专利申请公开No.2-124262(美国专利5023991)所描述的那样，设置一种数字电阻。

数字电阻102-2的值Rv在事先决定的off位置上发生变化，如图25B的曲线所示。数字电阻102-2的off位置可从数字电阻102-2的值的变化探测出来。从而，使修正表达ELG元件102a的高度和模拟电阻102-1的值之间关系的方程成为可能。即，能修正在关系表达式(1)中的系数a和b。