[发明专利]半导体存储装置

说明书

本发明涉及半导体存储装置，尤其是产生使该半导体存储装置处于测试模式的测试模式激活信号的部分的结构，更为具体地说，本发明涉及测试模式激活信号发生部在接通电源时用于初始设定的结构。

在同步型半导体存储装置等半导体存储装置中，为保证产品的可靠性需进行各种测试。在上述测试中，有在产品出厂时暴露潜在的缺陷以辨别初期不合格的缺陷产品的筛选测试及对多位存储单元同时进行测试以便在短时间内检测存储单元的合格/不合格的的多位测试模式等。在该筛选测试中，有使半导体存储装置在与正常动作条件相比的高温和高压条件下动作的老化模式。这些测试模式都是在产品出厂前进行的动作模式。实际上，在用户使用的系统中，并不使用这些测试模式。

在实际使用半导体存储装置的系统中，如该半导体存储装置进入测试模式，则半导体存储装置的内部状态将变得与正常动作模式时的状态不同，因而有可能发生动作故障。为了在上述实际使用时使半导体存储装置不能进入测试模式，通常是以在实际使用时的正常动作模式中不使用的多个外部信号状态的组合设定测试模式。但是，在接通电源时(开始对半导体存储装置施加电源电压时)，在内部电路中存在着例如象锁存电路或触发电路那样的不能预先确定初始输出电压的结点或保持浮置状态的内部结点，这些内部结点的电压在接通电源时是不确定的。在这种情况下，如根据这些电压电平不确定(不能预先确定其在接通电源后的电压电平)的结点的电压电平设定进入测试模式的定时条件，则该半导体存储装置就有进入测试模式的可能性。为了可靠地对这种不确定的内部结点的电压电平进行初始设定，为了在接通电源时用于将这种不确定的结点初始设定(复位)为规定电压电平，采用着电源接通检测信号POR。

图13是简略地表示现有的测试模式激活信号发生电路的结构的图。在图13中，测试模式激活信号发生电路100包含：三态反相缓冲器100a，当模式设定指示信号MSET及ZMSET激活时变为启动状态，使从外部供给的特定地址信号位Add反相且进行缓冲处理，并传送到内部结点NA；及测试模式激活信号输出电路100b，根据该内部结点NA的电压输出测试模式激活信号TME，且当模式设定指示信号MSET及ZMSET激活时，将该测试模式激活信号TME锁定。当模式设定指示信号MSET及ZMSET变为非激活状态时，三态反相缓冲器100a变为高输出阻抗状态。

测试模式激活信号输出电路100b包含：反相器100ba，将结点NA上的信号反相后传送到结点NB，并产生测试模式激活信号TME；及三态反相缓冲器100bb，当模式设定指示信号MSET及ZMSET激活时被激活，并将结点NB上的信号传送到结点NA。当模式设定指示信号MSET及ZMSET变为非激活状态时，该三态反相缓冲器100bb也变为高输出阻抗状态。

测试模式激活信号发生电路100还包含一个p沟道MOS晶体管102，响应电源接通检测信号ZPOR的激活，将电源结点NV与内部结点NA电气连接。该电源接通检测信号ZPOR，在电源结点NV上施加电源电压Vcc且其电压电平达到规定电压电平或变为稳定状态之前，保持L电平的激活状态。

下面，参照其时间图即图14说明在该图13中示出的测试模式激活信号发生电路100的动作。

在同步型半导体存储装置中，动作模式由时钟信号CLK上升时外部信号的状态组合指定。在时钟周期#a中，在时钟信号CLK的上升沿，行地址选通信号ZRAS、列地址选通信号ZCAS、及允许写入信号ZWE，都设定为L电平。该状态称为模式设定命令，被指定为与正常动作模式不同的模式。当施加该模式设定命令时，将特定的地址信号位Add设定为H电平。

当施加该模式设定命令时，模式设定指示信号MSET变为规定时间的H电平，使在图13中示出的三态反相缓冲器100a动作，在使该地址信号位Add反相后传送到内部结点NA。传送到该内部结点NA的信号，由反相电路100ba反相后传送到内部结点NB，使测试模式激活信号TME变为H电平。在该测试模式激活信号发生电路100b中，三态反相缓冲器100bb以与三态反相缓冲器100a互补的方式动作，并当模式设定指示信号MSET变为L电平的非激活状态时，三态反相缓冲器100bb变为动作状态，该反相器100ba和三态反相缓冲器100bb构成锁存电路。因此，将测试模式激活信号TME保持在H电平的激活状态。