[发明专利]半导体器件

说明书

本发明涉及一种半导体器件，特别是，涉及一种半导体器件，其是由优选形状的微导线组成，以用于高频半导体器件。

近来，在开发由几GHz至100GHz的宽范围上的高频集成半导体如GaAs集成半导体，已经取得了进步。在其中的布线即集成半导体的微线(参见图4(a))中，由于使用在高频中所带来的集肤效应而由电阻的增加引起传输损耗以成为问题。在图4(a)中，12表示绝缘膜，13表示电镀供料层，和15表示镀金。

为了降低由于集肤效应而使电阻的增加，可考虑有效地增加布线的表面积，并且迄今已经公知了各种用以增加布线表面积的方法。

这些实例包括：用以增加布线的膜厚度的方法，如图4(b)所示，和用以增加布线的膜厚度然后使微导线的截面形成U形的方法，如图4(c)所示，其中微导线的两端向其衬底垂直地延伸。至于U形微导线，可参照如Hirano等人在电子、信息和通信工程学院的秋季会议(1992)的论文C-82中的“用于MMIC的U形微导线的制备”的描述。

日本专利公开公报JP-A-5-109708(1993)公开了类似于图4(d)所示的同轴线的微导线的形状，其可通过形成嵌于矩形微导线内部的绝缘膜而获得。该公报公开了一种布线系统，其包括通过用作为基本布线材料的金属导体15围绕绝缘膜16的整个四周所形成的截面形状的微导线，其中构成微导线的导体不仅具有面向外侧绝缘膜的表面(界面)，而且具有面向内部所嵌绝缘膜的表面(界面)，由此可阻止集肤效应的影响，即使在进行高频操作时也可抑制布线电阻的明显增加。

上述所公开的常用方法是通过增加布线表面来获得降低布线电阻增加的效果。

在对本发明进行研究的过程中，已经遇到了下列问题。

为了减小芯片的面积以便形成高度集成的半导体并使芯片成本降低，通常考虑最有效的方法是减小微导线的宽度和相邻微导线之间的空间(距离)。然而，这使得相邻微导线之间的空间变窄，并且使微导线相邻侧面部分的面积增加，因此，如图4(b)和(c)所示的厚膜布线会使所增加的相邻微导线之间的电容比图4(a)所示通常布线的大。

现举个例子，当如图(a)所示的每根微导线具有2μm的厚度、10μm的宽度和10μm的相邻微导线之间空间时，具有如图4(c)所示U形截面的每根微导线具有两倍于前者的4μm厚度、5μm宽度和5μm相邻微导线之间空间。在这种情况下，后者的布线表面积大于前者的2.8倍，其会降低大约30％的由集肤效应所引起的布线电阻。然而，后者表示每100μm的电容在20μF-40μF的两条相邻线路之间，其是前者的4倍。

在将该微线提供给高频集成半导体的螺旋电感无源元件的情况下，布线长度不会有差别，使得电感几乎相同。然而，共振频率f根据下式(1)与相邻微导线之间电容的增加成正比地降低。 f = 1 2 π 1 2 LC ]]>

因此，使用螺旋电感的频带会变低，这会对集成半导体的操作产生问题。

因此，本发明就是为了解决现有技术中所包含的上述问题而作出的。本发明的目的是提供一种半导体器件，其中可增加布线的表面积，并且在高频集成半导体器件中可阻止相邻微导线之间的电容增加。

在整个说明书中，将使本发明的进一步的目的或特征更加清楚。

简言之，为了实现上述目的，本发明基于布线结构(即，截面形状)，即通过提供微导线的截面形状其侧部为局部开口(或开槽或打孔)，来增加布线的表面积，而不增加相邻微导线之间的电容。

按照本发明的一个方面，在半导体衬底上设置有有源元件和类似元件的绝缘层上所形成的微导线可具有微导线的截面形状，其中两侧部分的侧面(方向)具有开口，以便在每根微导线的内部形成凹部。

按照本发明的第二方面，微导线的开口侧部可以具有与相邻微导线相同的方向(侧部)。

可替换地，微导线的开口侧部可以与相邻的微导线开口侧部相反。也就是说，相邻微导线的开口侧部相互相反。

附图的简要说明。

图1是截面图，其表示准备本发明第一实施例的步骤；

图2是本发明第一实施例的螺旋导体的平面图；