[发明专利]D/A转换器

权利要求书

权利要求书

1．一种D／A转换器，包括：　　2^N(这里，N=2、3、…)个具有彼此相等恒流值的恒流源；　　选择装置，用于根据具有N位输入字长的输入数据Di{这里，Di=0、1、2、3、…、(2^N-1)}选择Di恒流源，从而逐一使用所述2^N个恒流源，直到2^N个恒流源该中一个输入数据或相连多个输入数据的值的和超过2^N为止；和　　电流相加装置，用于将来自由所述选择装置选择的Di恒流源的每个恒定电流彼此相加。

2．一种D／A转换器，包括：　　2^N(这里，N=2、3、…)个分别具有被相加的地址和恒流值彼此相等的恒流源；　　选择装置，用于用于根据具有N位输入字长的输入数据Di{这里，Di=0、1、2、3、…、(2^N-1)}选择Di恒流源，从而根据所述地址的顺序逐一使用所述2^N个恒流源，直到2^N个恒流源该中一个输入数据或相连多个输入数据的值的和超过2^N为止，和每当2^N个恒流源该中一个输入数据或相连多个输入数据的值的和超过2^N时再次使用所述2^N个恒流源；和　　电流相加装置，电流相加装置，用于将来自由所述选择装置选择的Di恒流源的每个恒定电流彼此相加。

3．一种D／A转换器，包括：　　2^N(这里，N=2、3、…)个分别具有被相加的地址和恒流值彼此相等的恒流源；　　转换装置，用于输出来自从所述2^N个恒流源中所选择恒流源的恒定电流；　　电流相加装置，用于相加来自由所述转换装置输出的所述被选择恒流源的恒定电流；和　　具有被提供有输入数据Di的N位加法装置并具有用于将N位加法装置的加法输出延迟一个取样周期然后将被延迟的加法输出提供给N位加法装置和将被延迟的加法输出加到所述输入数据Di上的延迟装置的开关信号产生装置，用于产生一个开关信号控制所述转换装置，从而检测由来自所述延迟装置一个取样在先使用的开关信号的最终地址，和在当前取样数据和由一个取样在先使用的开关信号的被检测最终地址的基础上，相应的恒定电流被根据具有N位输入字长的输入数据Di{这里，Di=0、1、2、3、…、(2^N-1)}从被选择的Di恒流源中输出，从而根据所述地址的顺序逐一使用所述2^N个恒流源，直到所述2^N个恒流源中一个输入数据或相连多个输入数据的值的和超过2^N为止，和每当2^N个恒流源该中一个输入数据或相连多个输入数据的值的和超过2^N时再次使用所述2^N个恒流源。

4．一种D／A转换器，包括：　　2^N(这里，N=2、3、…)个分别具有被相加的地址和恒流值彼此相等的恒流源；　　转换装置，用于输出来自从所述2^N个恒流源中所选择恒流源的恒定电流；　　电流相加装置，用于相加来自由所述转换装置输出的所述被选择恒流源的恒定电流；和　　开关信号产生装置，该装置具有被提供有输入数据Di的N位加法装置、用于将所述N位加法装置的加法输出延迟一个取样周期和然后将被延迟的加法输出提供给N位加法装置和将被延迟的加法输出加到所述输入数据Di上的延迟装置、和用于检测由来自所述延迟装置一个取样在先使用和被提供有当前取样数据和被一个取样N位在先使用的开关信号最终地址的开关信号的最终地址的数据转换装置；和　　所述转换信号产生装置产生一个开关信号，用于在来自所述数据转换装置的N位数据的基础上控制所述转换装置的操作，以便根据具有N位输入字长的输入数据Di{这里，Di=0、1、2、3、…、(2^N-1)}从Di恒流源中输出恒定电流，从而根据所述地址的顺序逐一使用2^N个恒流源，直到所述2^N个恒流源中的一个输入数据或相连多个输入数据的值的和超过2^N为止，和每当所述2^N个恒流源中的一个输入数据或相连多个输入数据的值的和超过2^N时再次使用所述2^N个恒流源。