[发明专利]非易失存储器的制造方法无效
| 申请号： | 98108024.3 | 申请日： | 1998-04-28 |
| 公开（公告）号： | CN1095200C | 公开（公告）日： | 2002-11-27 |
| 发明（设计）人： | 崔雄林;罗庚晚 | 申请（专利权）人： | LG半导体株式会社 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82;H01L21/8246;H01L27/112;G11C16/00 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 黄敏 |
| 地址： | 韩国忠*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 非易失 存储器 制造 方法 | ||
1.一种非易失存储器的制造方法，包括以下步骤：
制备第一导电类型的半导体衬底；
以预定间隔于一个方向在半导体衬底中形成多条位线；
以预定间隔在垂直于位线的方向形成多个场氧化膜；
在半导体衬底的整个表面上形成栅绝缘膜；
在与位线相同的方向，于各条位线之间的栅绝缘膜上形成多条具有预定间隔的浮置线；
在包括浮置线的半导体衬底的整个表面上形成介电膜；
接着在介电膜上形成导电层和绝缘膜，并对其进行选择性去除，以在各场氧化膜之间垂直于各条位线形成多条字线；
在各条字线的两侧形成绝缘膜侧壁衬垫；
采用字线和绝缘膜侧壁衬垫作为掩膜，选择地去除介电膜和浮置线，形成多个浮置栅极；
在各个浮置栅极的两侧形成隧道氧化膜；和
在各条位线之间形成多条编程线，与隧道氧化膜接触。
2.根据权利要求1的非易失存储器的制造方法，其中，半导体衬底是P型，通过把N型杂质离子注入半导体衬底形成各条位线。
3.根据权利要求1的非易失存储器的制造方法，其中，形成各条位线的步骤包括：
在半导体衬底上形成主要是限定位线区的掩膜层；
在掩膜层两侧形成高温弱淀积(HLD)衬垫；和
采用掩膜层和HLD衬垫作为掩膜把杂质注入半导体衬底。
4.根据权利要求1的非易失存储器的制造方法，其中，通过热氧化形成栅绝缘膜。
5.根据权利要求1的非易失存储器的制造方法，其中，在形成栅绝缘膜时，在形成位线的部位形成的热氧化膜厚于任何其他部位。
6.根据权利要求1的非易失存储器的制造方法，其中，采用绝缘膜和绝缘膜侧壁衬垫作为掩膜，通过浮置栅极侧边的热氧化形成隧道氧化膜。
7.根据权利要求1的非易失存储器的制造方法，其中，通过在包括浮置栅极的半导体衬底的整个表面上淀积CVD氧化膜，形成隧道氧化膜，通过深腐蚀工艺在浮置栅极两侧形成侧壁衬垫。
8.根据权利要求1的非易失存储器的制造方法，其中，在各条位线之间一个一个地形成编程线。
9.根据权利要求1的非易失存储器的制造方法，其中，在各对位线之间一个一个地形成编程线。
10.根据权利要求1的非易失存储器的制造方法，其中，介电膜由氧化物或者氧化物/氮化物/氧化物(ONO)构成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于LG半导体株式会社，未经LG半导体株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/98108024.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
