[发明专利]重放时钟提取装置

说明书

本发明涉及重放时钟提取装置，适用于从记录媒体重放的差分波形信号中提取与该信号同相的重放时钟。

在从磁带重放记录在磁带等上的数字数据的情况下，从重放的差分波形信号中提取重放时钟，并且与提取的重放时钟同步检测数字数据。重放信号在其跳变部分包含同步信息，即有关重放时钟的相位的信息。

图1表示常规的重放时钟提取装置的结构。在图1中，模拟均衡器10接收重放的差分波形信号，并将它通过波形均衡输出。模/数转换器11以重放时钟(取样时钟)的记录速率，对从模拟均衡器10输出的信号进行取样，并将该信号作为数字数据输出。用于时间调整的触发器101接收和锁存该信号，并将该信号作为重放数据输出。三元判定电路12对输出的重放数据进行三元判定，并输出判定的结果，这就是说，如果输入的重放数据大于图2中的正阈值，那么判定的结果是“1”。如果输入的重放数据小于图2中的负阈值，那么判定的结果是“-1”。在除此以外的另一种情况下，判定的结果是“0”。

电压控制振荡器14根据输入的相位误差输出调整频率，并输出产生的重放时钟。这就是说，如果输入的相位误差输出是一个正值和一个负值，那么产生的重放时钟的频率分别瞬间变高和瞬间变低。重放信号被送至模/数转换器11和触发器101、131和132。

用于计算相位误差的计算电路13由两个调整时间的触发器131和132、减法器133以及乘法器134构成。通过触发器131和132，当前的重放数据被延迟两个重放时钟。然后，在减法器133中从当前重放数据中减去超前当前重放数据两个重放时钟的重放数据。在乘法器134中，减得的结果与从三元判定电路12输出的判定结果相乘，乘得的结果作为表示取样相位误差的相位误差输出。

同时，由于通过触发器101从模/数转换器11的输出到三元判定电路12的输出延迟一个重放时钟，通过触发器131和132从模/数转换器11的输出到触发器132的输出延迟两个重放时钟，所以从三元判定电路12向乘法器134传送对数据判定的结果，该数据超前输入至减法器133(-)端的数据一个重放时钟，落后输入至减法器133(+)端的数据一个重放时钟。包括模/数转换器11、计算电路13和电压控制振荡器14的回路构成锁相环(PLL)电路。

图2是表示在图1的常规重放时钟提取装置中重放差分波形信号和重放时钟(取样时钟)之间的关系的时间图。在图2中，在模/数转换器11中，通过在重放时钟(取样时钟)的取样点a至h取样得到的数字数据分别具有值A至H。在图1的常规的重放时钟提取装置中，由于重放的差分波形信号在重放时钟的每个上升沿被模/数转换器11取样，然后被触发器101锁存，所以重放数据假定具有值A至H。

图2A表示重放时钟与重放的差分波形信号同相。在这种情况下，当对值C的判定结果是“1”，对值F的判定结果是“-1”，三元判定电路12判定的结果是非“0”。这时从计算电路13输出的相位误差值分别假定为(B-D){＝(B-D)×(1)}和(G-E){＝(E-G)×(-1)}。在图2A所示相位的情况下，由于(B-D)和(G-E)的值都基本为零，所以保持由电压控制振荡器14产生的重放时钟的频率，并且电压控制振荡器14产生的重放时钟与重放的差分波形信号保持同相。

图2B表示重放时钟的相位超前重放的差分波形信号的情况。在这种情况下，当对值C的判定结果是“1”，对值F的判定结果是“-1”，三元判定电路12判定的结果是非“0”。这时从计算电路13输出的相位误差值分别假定为(B-D){＝(B-D)×(1)}和(G-E){＝(E-G)×(-1)}。在图2B所示相位的情况下，由于(B-D)和(G-E)的值都是负的，所以由电压控制振荡器14产生的重放时钟的频率瞬间变低，由电压控制振荡器14产生的重放时钟向相对于重放的差分波形信号相位滞后的方向移动，该方向即为试图与重放的差分波形信号同相的方向。

图2C表示重放时钟的相位滞后重放的差分波形信号的情况。在这种情况下，当对值C的判定结果是“1”，对值F的判定结果是“-1”，三元判定电路12判定的结果是非“0”。这时从计算电路13输出的相位误差值分别假定为(B-D){＝(B-D)×(1)}和(G-E){＝(E-G)×(-1)}。在图2C所示相位的情况下，由于(B-D)和(G-E)的值都是正的，所以由电压控制振荡器14产生的重放时钟的频率瞬间变高，由电压控制振荡器14产生的重放时钟向相对于重放的差分波形信号相位超前的方向移动，该方向即为试图与重放的差分波形信号同相的方向。