[发明专利]制造动态随机存取存储器结构的方法

说明书

本发明涉及一种在半导体衬底上制造动态随机存取存储器(dynamicrandom access memory，DRAM)的方法。由于电容的增加，使用一个堆叠电容来持续增加动态随机存取存储器的信号将受限于潜在转移晶体管的大小。潜在转移电晶体管尺寸的缩减将减少用于一个覆盖堆叠电容结构的面积，因此促使半导体器件设计师、以及工艺工程师转向动态随机存取存储器单元，以结合形成沟道电容。在一个半导体衬底沟道内形成动态随机存取存储器电容将使动态随机存取存储器件密度达到64百万位元(Mbit)或更高。

本发明将提供一个利用二维沟道电容结构(two dimensional trenchcapacitor structure)来形成高密度动态随机存取存储器设计的生产程序。结合绝缘体基外延硅(silicon on insulator,SOI)的使用，本发明能在绝缘体基外延硅下的绝缘层沟道产生沟道下部切除，并在一特定深度使表面积增加。另外，存在沟道边缘的存储节点介电层缩短了绝缘体基外延硅到半导体衬底的距离，而使制造在绝缘体基外延硅上的动态随机存取存储器结构除去浮置基体效应。公知技术如Tang，在美国专利5,585,285中显示出通过绝缘体基外延硅层的一沟道，但该发明并无显示提供额外电容表面积下部切除的意图。Ohtsuki等人，在美国专利5,629,226中提到利用沟道电容形成动态随机存取存储器件和以扩散技术来加宽槽底。然而这些公知技术在形成动态随机存取存储器件上都没有提到沟道的侧向下部切除，也没使用存储节点介电层来缩短绝缘体基外延硅到半导体衬底的距离来除去浮置基体效应(floating bodyeffect)。

本发明的一个目的是要在包括一沟道电容结构的绝缘体基外延硅层制造一动态随机存取存储器单元。

本发明的另一个目的是要使用一个二维沟道电容结构，其中包括了通过绝缘体基外延硅，经由下方的绝缘层而进入半导体衬底的一垂直沟道部分，以及经由在绝缘体基外延硅和半导体衬底之间该绝缘层的下部切除所得到的横向沟道部分。

本发明还有一个目的，就是要消除在该沟道边缘因使用多晶硅层来缩短绝缘体基外延硅到半导体的距离所产生在绝缘体基外延硅器件的浮置基体效应。

本发明为要在一绝缘体基外延硅上产生一动态随机存取存储器单元器件，提出一种利用二维沟道电容结构以及多晶硅层来缩短绝缘体基外延硅到半导体衬底距离的方法；提供了在一半导体衬底上覆盖于绝缘层的硅层。首先，在绝缘体基外延硅上产生一垫氧化硅层；随后在该氧化硅层、绝缘体基外延硅、绝缘体基外延硅下的绝缘层以及在半导体衬底的一部分，以各向异性(anisotropic)反应式离子蚀刻工艺(reactive ion etching,RIE)形成一垂直沟道。用各向同性湿性蚀刻工艺加宽在该绝缘层中的沟道，以使在该绝缘体基外延硅和该半导体衬底间的绝缘层中形成一横向沟道。接着淀积一厚度能连接该沟道边缘但并不完全填满该沟道的多晶硅层以连接该绝缘体基外延硅和半导体衬底，在第一多晶硅层上淀积一介电层后再覆盖第二多晶硅层，使该沟道完全填满；并使用各向异性离子蚀刻工艺来去除该沟道外的第二多晶硅层、介电层以及第一多晶硅层，形成沟道电容结构。这包括由该第一多晶硅层所形成的一存储节点；一电容介电层；以及由该第二多晶硅层所形成的一单元平板。该垫氧化层是随着转移晶体管的产生所去除的；而该转移晶体管包含了在该绝缘体基外延硅层上的一薄栅绝缘层；在该薄栅绝缘层上的一多晶硅栅结构；轻掺杂源极与其漏极区；多晶硅栅结构边缘的绝缘间隙；以及重掺杂源极与其漏极区。

为使本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作如下的详细说明。

图1至图7表示在绝缘体基外延硅上结合二维沟道电容结构而产生一动态随机存取存储器单元的工艺过程的剖面图。

以下将详细描述在一绝缘体基外延硅层上结合二维沟道电容结构而产生一动态随机存取存储器单元的方法，以及一个用来连接该绝缘体基外延硅层到该半导体衬底的多晶硅存储节点结构。