[发明专利]半导体内阻挡层的制造方法和有这种阻挡层的半导体元件

说明书

本发明涉及一种设置在半导体本体内且至少靠近半导体本体的一个主表面的到触极栓(Kontaktplug)的阻挡层的制造方法以及具有这种阻挡层的半导体元件。

半导体存储装置由大量的、总是包括一个选择晶体管，和一个与选择晶体管相连的存储电容器的存储单元构成。在集成电路更加小型化的情况下的基本问题是这种存储电容器的集成度。因为电容量与电容器的横截面积和从而与由该面积所占有基底的表面积是成比例的，它们和晶体管不以同样的方式小型化。

解决该问题由作为存储电容器的电介质着手，不是利用一种反向运行的P-N结或在MIS或MOS技术中始终存在的绝缘层(二氧化硅和/或氮化硅)，而是一种由较高介电常数的材料构成的电介层准确地覆盖在半导体基底上。

具有高介电常数的材料依据以下图表分成两个不同的组：

图表：

顺电材料铁电材料特性只有高ε，电介质的极化强度和外加电场之间为线性关系高ε+电介质的极化强度和外加电场之间无线性关系在极化和E-场之间的磁滞回线举例BST(=Ba,Sr)TiO₃PZT(=Pb(Zr,Ti)O₃,SBT(=SrBi₂Ta₂O₉)BT(=Bi₄Ti₃O₁₁)应用产生未来的DRAMFRAM和智能卡，二者都是非易失性的存储器信息的存储通过电荷通过极化优点-无须再刷新-信息在供电电压断电之后保持驻留

FRAMs表示DRAMs的一种改进：通过在极片之间把介电或顺电材料的替换为铁电介质可以实现，信息作为极化强度存储，且在电源断电之后保持驻留。原理性的结构(选择晶体管、叠层-电容器、等等)在DRAM和FRAM中相同，同样存在许多集成度的问题。因此的比如Si₃N₄用BST来代替是适宜的，其ε高达600。

处理的时候，氧化物陶瓷材料会产生问题，因为一般层状材料是在含氧的气氛中淀积的。因此导致与电介质相邻的电极材料受到氧化，由此它们的导电性和整个电路的可靠性都受到损害。特别是半导体本体的触极栓受到妨害。如果对于存储电容器依照所谓的叠层原理制造，其中比如由铂组成下电极直接与触极栓接触，这个问题也出现。比如同样由铂组成的上电极作为所谓的公共极片来实现。