[发明专利]具有阻止无效数据输出的功能的同步型半导体存储器

权利要求书

1．一种同步型半导体存储器，其特征在于：

备有：

分别包括含有呈行列状配置的多个存储单元的存储单元阵列、以及对应于上述存储单元阵列的行设置的多条字线的多个存储体；

输出与外部时钟信号同步的内部时钟信号的内部时钟发生装置；

响应从外部输入的读出命令，与上述内部时钟信号同步地从对应的上述存储体的存储单元读出数据的读出装置；

输送由上述读出装置读出的上述数据的数据总线；

接收从上述数据总线输送的上述数据、并输出到数据输出端的输出装置；

使上述数据总线呈复位状态的复位装置；以及

控制由上述复位装置进行复位的时刻的输出控制装置，

上述输出控制装置响应在规定的时刻禁止将从上述读出装置输出的数据输出到外部的屏蔽信号，使上述数据总线呈复位状态。

2．根据权利要求1所述的同步型半导体存储器，其特征在于：

上述输出控制装置在将上述数据从上述读出装置输送给上述数据总线后，响应上述屏蔽信号，使上述数据总线呈复位状态。

3．根据权利要求1所述的同步型半导体存储器，其特征在于：

上述输出装置包括在规定的时刻取入从上述数据总线输送的上述数据的门装置，

上述输出控制装置在将上述数据从上述读出装置输送给上述数据总线后，且在由上述门装置将上述数据取入上述输出装置之前，响应上述屏蔽信号，使上述数据总线呈复位状态。

4．根据权利要求1所述的同步型半导体存储器，其特征在于：

上述数据总线包括：

输送上述读出装置读出的上述数据的第一数据总线；以及

设在上述第一数据总线和上述输出装置之间的第二数据总线，

还备有接收上述第一数据总线输送的上述数据，在规定的时刻将上述数据输送给上述第二数据总线的第一门装置，

上述输出控制装置在由上述第一门装置将上述数据从上述第一数据总线输送给上述第二数据总线后，响应上述屏蔽信号，使上述第二数据总线呈复位状态。

5．根据权利要求4所述的同步型半导体存储器，其特征在于：

上述输出装置包括在规定时刻取入从上述第二数据总线输送的上述数据的第二门装置，

上述输出控制装置在由上述第一门装置将上述数据从上述第一数据总线输送给上述第二数据总线后，且在由上述第二门装置将从上述第二数据总线输送的上述数据取入上述输出装置之前，使上述第二数据总线呈复位状态。

6．一种同步型半导体存储器，其特征在于：

备有：

分别包括含有呈行列状配置的多个存储单元的存储单元阵列、以及对应于上述存储单元阵列的行设置的多条字线的多个存储体；

输出与外部时钟信号同步的内部时钟信号的内部时钟发生装置；

响应从外部输入的读出命令，与上述内部时钟信号同步地从对应的上述存储体的存储单元读出数据的读出装置；

输送上述读出装置读出的上述数据的数据总线；

接收从上述数据总线输送的上述数据、并输出到数据输出端的输出装置；以及

控制从上述读出装置向上述数据总线输送上述数据的输出控制装置，

上述输出控制装置响应在规定的时刻禁止从上述读出装置输出的上述数据输出到外部的屏蔽信号，禁止从上述读出装置向上述数据总线输送上述数据。

7．根据权利要求6所述的同步型半导体存储器，其特征在于：

还备有在规定的时刻使上述数据总线呈复位状态的复位装置，

上述输出控制装置在使上述数据总线呈复位状态后，响应上述屏蔽信号，禁止将上述数据从上述读出装置输送给上述数据总线。

8．根据权利要求7所述的同步型半导体存储器，其特征在于：

上述输出装置包括在规定时刻取入从上述数据总线输送的上述数据的门装置，

上述输出控制装置在使上述数据总线呈复位状态后，且在由上述门装置将从上述数据总线输送的上述数据取入上述输出装置之前，响应上述屏蔽信号，禁止将上述数据从上述输出装置输送给上述数据总线。