[发明专利]半导体集成电路测试装置

说明书

本发明涉及半导体集成电路测试装置，测试由半导体集成电路构成的半导体器件；具体来说，是有关这样的半导体集成电路测试装置，可测试使存储部分和逻辑电路部分作为半导体集成电路在芯片上一起形成的半导体集成电路。

对于在应测试的半导体集成电路上外加一定图形的测试信号测定其电特性的半导体集成电路测试装置，具有一个集成电路运送处理装置(下面称为装卸装置，handler)，用于把半导体集成电路(下面称为IC)运送到测试部，在该测试部使集成电路与所述测试装置的测试头的插座作电接触，把测试完的集成电路从测试部运出，根据测试结果把测试完的集成电路区分为合格品、不合格品。在本说明书中包括连接这种装卸装置的集成电路测试装置，把在集成电路上外加一定图形的测试信号测定其电特性的测试装置总称为集成电路测试装置。

已有的集成电路大体区分为两种，即把主要为存储器部分的称为存储器集成电路，主要为逻辑部分(以下称为逻辑部分)的称为逻辑集成电路。存储器集成电路尽管在近年来存储容量增加，但是其引线数(端子数)顶多控制在数拾条(20-40)内。相反，逻辑集成电路引线数非常多，往往达到数百条(500)。

象这样，由于在存储器集成电路和逻辑集成电路中，引线数量很不同，测试方法也完全不同，所以已有的存储器集成电路测试装置(存储器测试系统)和逻辑集成电路测试装置(逻辑测试系统)分开提供，使用完全不同结构的集成电路测试装置(尤其是装卸装置的结构不同)测试存储器集成电路和逻辑集成电路。

然而，最近的趋势是，正在制造这样的复合集成电路(通常称为系统LSI)，在逻辑集成电路内部装较大容量的存储器部分。为了测试这样的复合集成电路，原来理想的是以使逻辑部分和存储部分复合的状态实施综合测试。然而，因此在测试中所需的测试图加大，难以实现。问题还在于由于测试所需时间也长，所以必须长时间使用昂贵的测试系统，在测试中所需成本过高。

由于上述情况，一般设法把复合集成电路的引线(端子)引出，以把存储器部分和逻辑部分分离的状态分别测试，所采用的方法是利用存储器集成电路测试装置测试存储器部分，利用逻辑集成电路测试装置测试逻辑部分。

这里，对于过去使用的存储器集成电路测试装置和逻辑集成电路测试装置的区别作详细说明。

如上所述，存储器集成电路由于引线数少到20-40，因此，所构成的集成电路测试装置一次可测试许多集成电路。众所周知，在集成电路测试装置中，把在被测集成电路中写入一定的图形测试信号，同时从被测的集成电路中读出写入的测试信号的部分称为测试头，其与集成电路测试装置主体不成一体，配置在装卸装置的测试部上。在该测试头上安装操作板(performanceboard)，在该操作板上安装与被测集成电路的引线作电接触的插座。由于在该测试头上能形成的触点数是有限的(为500-600数量级)，所以在测试头上可安装的插座数也是有限的。

因此，在存储器集成电路测试装置中，根据被测集成电路的引线数量，在测试头上装设适当数量的插座，例如对于引线数量为40的集成电路，在测试头上装着16个插座，从而一次可测试16个集成电路；对于20条引线的集成电路，在测试头上装着32个插座，从而一次可测试32个集成电路；对于10条引线的集成电路，在测试头上装着64个插座，从而一次可测试64个集成电路。据此，根据被测试集成电路的引线数量，可以确定可测试的集成电路数量。

近年来，由于集成电路存储器的容量一向变大，所以趋势是在测试中所需时间变长。根据这一点，在存储器集成电路测试装置中，利用一次测多个集成电路来缩短测试所需时间，降低所需成本。

相反，在逻辑集成电路测试装置中，由于逻辑集成电路的引线数量为数百条，所以一次可测试的集成电路数量受到很大限制，一般应用一次测试1个至数个的集成电路测试装置。

接着参照图4至图10，说明在存储器集成电路用的集成电路测试装置中使用的装卸装置的大体结构。