[发明专利]半导体集成电路

权利要求书

1．一种半导体集成电路，它包含：

多个用来分别执行必要处理的处理电路；

多个分别用来响应所述多个处理电路的数据保持电路，所述多个数据保持电路在第一工作模式时分别被独立地激活，并在第二工作模式时被级联连接激活成移位寄存器；

所述各个数据保持电路包含：

馈以所述相应处理电路输出的信号的第一数据输入端；

馈以所述其它数据保持电路输出的信号或所需数据的第二数据输入端；

第一输出端；以及

馈以时钟信号的时钟输入端，

所述各个数据保持电路允许响应第一和第二控制信号从所述第一

数据输入端的信号输入或从所述第二数据输入端的信号输入，响应时钟

信号而在其中储存受所述输入许可支配的所述数据输入端输入的信号，

以及从所述第一输出端输出信号；

馈以用于第一工作模式的第一时钟信号的第一时钟输入端；

馈以用于第二工作模式的第二时钟信号的第二时钟输入端；

馈以用来在所述第一工作模式和所述第二工作模式之间执行转换的工作模式设置信号的工作模式输入端；以及

用来根据输入到所述各个输入端的信号的状态而产生并输出至少所述第一和第二控制信号，并输出所述第一或第二时钟信号作为所述时钟信号的控制信号发生电路。

2．根据权利要求1的半导体集成电路，其中所述的各个数据保持电路有一个与所述输出端分隔开的用来输出与所述输出端输出的信号相似的信号的第二输出端。

3．根据权利要求2的半导体集成电路，其中所述的各个数据保持电路有一个用来响应所述工作模式设置信号而禁止从所述第一输出端或所述第二输出端输出信号的电路。

4．根据权利要求1的半导体集成电路，其中所述的控制信号发生电路输出的信号被共同地输入到所述多个数据保持电路。

5．根据权利要求2的半导体集成电路，其中所述的控制信号发生电路输出的信号被共同地输入到所述多个数据保持电路。

6．根据权利要求3的半导体集成电路，其中所述的控制信号发生电路输出的信号被共同地输入到所述多个数据保持电路。

7．根据权利要求1的半导体集成电路，其中所述的各个数据保持电路有一个能够根据设置信号而设置初始值的设置电路。

8．根据权利要求2的半导体集成电路，其中所述的各个数据保持电路有一个能够根据设置信号而设置初始值的设置电路。

9．根据权利要求3的半导体集成电路，其中所述的各个数据保持电路有一个能够根据设置信号而设置初始值的设置电路。

10．根据权利要求4的半导体集成电路，其中所述的各个数据保持电路有一个能够根据设置信号而设置初始值的设置电路。

11．根据权利要求1的半导体集成电路，其中所述的各个数据保持电路有一个用来禁止从所述第一和第二数据输入端输入信号并根据保持信号保持预存数据的数据保持控制电路。

12．根据权利要求2的半导体集成电路，其中所述的各个数据保持电路有一个用来禁止从所述第一和第二数据输入端输入信号并根据保持信号保持预存数据的数据保持控制电路。

13．根据权利要求3的半导体集成电路，其中所述的各个数据保持电路有一个用来禁止从所述第一和第二数据输入端输入信号并根据保持信号保持预存数据的数据保持控制电路。

14．根据权利要求4的半导体集成电路，其中所述的各个数据保持电路有一个用来禁止从所述第一和第二数据输入端输入信号并根据保持信号保持预存数据的数据保持控制电路。

15．根据权利要求7的半导体集成电路，其中所述的各个数据保持电路有一个用来禁止从所述第一和第二数据输入端输入信号并根据保持信号保持预存数据的数据保持控制电路。