[发明专利]码分多址扩频无线通信系统基站的基带成形滤波器

说明书

本发明涉及码分多址(CDMA)扩频无线通信系统基站的收发信机，尤其涉及该收发信机的发射部分的基带成形滤波器。

图1示出CDMA扩频无线通信系统的基站收发信机之发射部分的框图。其中，标号101为信源编码装置，102为信道编码装置，103为扩频调制装置，104为波形成形装置，105为数/模转换装置，以及106为发射机装置。扩频调制装置103将速率低、频谱范围窄的原始信息用速率较高的伪随机码进行扩频编码，形成具有较宽频谱的宽带信号。为避免对邻近信道的较宽频谱造成干扰，不能直接将经扩频的信号送至射频调制。因此，在CDMA通信系统中，需要在发射部分采用波形成形滤波器104来限制发射波形的频谱。一般，为了防止码间干扰，需采用多倍速采样，另外，为了使滤波器具有较好的特性，其阶数很高。例如，在按TIA/EIA/IS95-A标准定义的CDMA无线通信系统中，若规定扩频码的速率为1.2288MCPS，并且采用四倍速采样，则波形成形滤波器的阶数为48。

现在描述传统的波形成形滤波器的结构。当阶数为48时，波形成形滤波器的方程为：

y(m)＝x(m)×h(1)＋x(m－1)×h(2)＋x(m－2)×h(3)＋...＋x(m－47)×h(48)    (1)其中，x(m－i)为在(m－i)时刻的滤波器输入信号，而h(j)(1≤j≤48)是滤波器系数。

设输入信号s(t)为p位二进制表示(S_p-1S_p-2…s₁s₀)，其速率为Fs。若采用四倍速采样，即采样速率为4×Fs，则在式(1)中：

x(4×t)＝s(t)，x(4×t＋1)＝0，x(4×t＋2)＝0，x(4×t＋3)＝0              (2)

通常，采用图2所示的结构来实现方程(1)。在此图中，每个标号201-1，201-2...，201-48都代表p个D型触发器，每个标号202-1，202-2...，202-48都代表一个p位×8位乘法器，而标号203是加法器。若采用专用集成电路(ASIC)或现场可编程门阵列(FPGA)来实现此结构，则硬件耗费极大；若采用数字信号处理器(DSP)来实现此结构，则运算量约需60MIPS，花费成本太高。

本发明的目的在于提供一种硬件耗费较小且成本较低的用于码分多址扩频无线通信系统基站收发信机的基带成形滤波器。

本发明的基带成形滤波器包括：

串并转换器模块，用于将并行的二进制输入信号转换为串行信号；

串接的D型触发器模块组，它包括多个D型触发器模块，由串并转换模块输出的串行信号依次通过串接的多个D型触发器模块，而由每个D型触发器模块的一个输出端构成一个输出端组，用于输出多路信号；

第一多路选择器模块，具有一个输入端组和两个输出端组，其输入端组与D型触发器模块的输出端组相连接，用于对D型触发器模块组输出的多路信号作适当的切换；

第一查询表模块组，它包括多个查询表模块，每个查询表模块具有多个输入端和一个输出端，多个查询表模块的所有的输入端构成一个输入端组，该输入端组与第一多路选择器模块的一个输出端组相连接，用于接收经第一多路选择器模块组切换的多路信号，作为第一查询表模块组所需的输入数据，而多个查询表模块的多个输出端构成一个输出端组；

第二查询表模块组，它包括多个查询表模块，每个查询表模块具有多个输入端和一个输出端，多个查询表模块的所有的输入端构成一个输入端组，该输入端组与第一多路选择器模块的另一个输出端组相连接，用于接收经第一多路选择器模块组切换的多路信号，作为第二查询表模块组所需的输入数据，而多个查询表模块的多个输出端构成一个输出端组；

第二多路选择器模块，它具有两个输入端组和一个输出端组，两个输入端组分别与第一查询表模块的输出端组以及第二查询表模块的输出端组相连接，用于接收由第一查询表模块组或第二查询表模块组输出的数据；

加法器模块，它具有一个输入端组和一个输出端，其输入端组与第二多路选择器模块的输出端组相连接，用于接收从第二查询表模块组输出的数据并相加；

加/减法器模块，它具有两个输入端和一个输出端，其中，一个输入端与加法器模块的输出端相连接；

锁存器模块，其输入端与加/减法器的输出端相连接，其输出端与加/减法器的另一个输入端相连接，锁存器模块与加/减法器模块一起工作，以得出最后的结果；以及

控制器模块，用于对各个模块的运行进行控制。