[发明专利]半导体集成电路器件

权利要求书

1、一种半导体存储器件包括一个由多行多列设置的存储单元构成的主存储部分，一个由多行多列设置的多个存储单元构成的从存储部分，及用于通过数据传输总线分别连接所述主存储部分和所述从存储部分的双向数据传输电路，其特征在于，所述主存储部分的存储单元区域内的所述数据传输总线与一列方向上的位线平行设置，并通过列选择电路连接所述位线。

2、如权利要求1所述的半导体存储器件，其特征在于用于控制所述列选择电路的信号布线垂直于所述传输总线。

3、一种半导体存储器件包括一个由多行多列设置的存储单元构成的主存储部分，一个由多行多列设置的多个存储单元构成的从存储部分，及用于通过数据传输总线分别连接所述主存储部分和所述从存储部分的双向数据传输电路，其特征在于所述主存储部分由多个存储单元阵列构成，所述数据传输总线安设于每一存储单元阵列，选择电路分别设置在所述数据传输总线和所述从存储部分的所述存储单元阵列之间，所述选择电路由所述存储单元阵列的选择信号控制。

4、如权利要求3所述的半导体存储器件，其特征在于，所述主存储部分由多个存储单元阵列构成，所述从存储部分设置在至少两个所述存储单元阵列之间且所述数据传输总线被设置在从存储部分的两侧的选择器电路选定并被所述存储单元阵列的选择信号控制。

5、如权利要求3所述的半导体存储器件，其特征在于，多个所述存储单元阵列属于不同的存储体。

6、如权利要求5所述的半导体存储器件，其特征在于，所述半导体存储器件具有的一种功能是，即使在连接所述存储体之一和所述从存储体部分的数据传输总线被选定和一数据传输操作正在执行时，也可以使另一个传输数据在其它所述存储体里及在一条非选定数据传输总线上处于一种等待状态。

7、如权利要求1所述的半导体存储器件，其特征在于所述数据传输总线形成于至少两个布线层内。

8、如权利要求1所述的半导体存储器件，其特征在于，所述从存储体部分由具有双端口的静态存储单元构成，所述存储单元的存储节点通过第一连接电路连接所述数据传输总线，且所述存储节点通过一第二连接电路与连接所述从存储部分和一输入/输出电路的总线连接。

9、如权利要求8所述的半导体存储器件，其特征在于，所述数据传输总线连接所述从存储部分，且所述连接从存储部分的所述总线和所述输入/输出电路平行地设置在一从存储部分区域内。

10、如权利要求1所述的半导体存储器件，其特征在于，所述主存储部分具有这样一种结构：在其中，在具有作为一传输单位的一行数据的1/n(n=2^m,m是大于或等于1的整数)的所述从存储部分的多个所述存储单元组之间进行数据传输，所述主存储部分的数据传输单位的所述位线具有这样一种结构：其中具有不同的数据传输单位或几组均包含相同输入/输出数据的几条线或几对线被连续设置。