[发明专利]具有冗余电路的半导体存储器

说明书

本发明一般涉及半导体存储器，特别是涉及具有冗余电路的半导体存储器。

正如从已有技术可知的，半导体存储器包括布置成行列矩阵的存储器单元阵列、用于对存储器单元各行之一选择地编址的行地址译码器、和用于对存储器单元各列之一选择地编址的列地址译码器。随着半导体存储器愈加的高度集成，芯片上不合格单元的数量相应地增多。这些缺陷一般是在老化时检测出的。目前，高密度存储器包括冗余存储器单元。更具体地讲，行和列地址译码器具有冗余电路，用于断开有缺陷单元并用制造于芯片上的冗余电路有效地进行置换。用于断开有缺陷单元和用冗余单元进行置换的一种技术是通过使用可熔断线路。老化之后封装之前，如果发现存储单元不合格，使用激光使可熔断线路部位汽化，从而产生开路。在用激光使适当的可熔断线路开路之后，封装芯片并复测存储器。在某些情况下，封装工艺本身会引起产生缺陷，从而降低了封装后的存储器的实用性。

根据本发明，提供一种具有存储单元阵列的存储器。该阵列包括一系列正常存储单元和冗余存储单元。设置译码器，用于根据一个地址和正常条件信号选择一个编址的正常存储单元，并适用于根据该地址和故障条件信号对冗余存储单元编址。设置具有电可擦只读存储单元的冗余译码器。该冗余译码器适用于当所述只读存储单元被编程为故障条件时，产生正常条件信号，并把正常条件信号转换成故障条件信号。

每个只读存储单元包括闪速存储单元、铁电存储单元、或者其它这类电可擦只读存储单元，基本上是非易失的并能够使其编程状态保持相当长的时间。采用这种设置，由于电可擦只读存储单元是电可编程的，所以可以在存储器封装之后用冗余存储单元置换正常存储单元中有缺陷的单元。

根据本发明的另一特征，提供具有存储单元阵列的存储器。该阵列包括多行和多列正常存储单元和一行和一列冗余存储单元。设置行译码器，用于根据一行地址和正常行条件信号选择一行编址的正常存储单元，并适用于根据该行地址和行故障条件信号对该行冗余存储单元编址。设置列译码器，用于根据一列地址和正常列条件信号选择一列编址的正常存储单元，并适用于根据该列地址和列故障条件信号对该列冗余存储单元编址。一个冗余行译码器具有多个第一电可擦只读存储单元。冗余行译码器适用于当被选择的多个第一只读存储单元被编程为行故障条件时，产生正常行条件信号并把正常行条件信号变换成行故障条件信号。被选择的多个第一只读存储单元对应于存在有缺陷条件的一行正常存储单元，被编程为行故障条件。一个冗余列译码器具有多个第二电可擦只读存储单元。冗余列译码器适用于当被选择的多个第二只读存储单元被编程为列故障条件时，产生正常列条件信号并把正常列条件信号变换成列故障条件信号。被选择的多个第二只读存储单元对应于存在有缺陷条件的一列正常存储单元，被编程为列故障条件。

在本发明的一个实施例中，阵列中的存储单元是动态随机存取存储单元，亦即DRAM单元。每个只读存储单元包括具有源、漏和栅区的晶体管，这些源、漏和栅区形成在与DRAM单元为同一的半导体体中。第一绝缘层位于栅区之上。第一浮栅位于第一绝缘层之上。第二绝缘层位于第一浮栅之上。而且，第二栅区位于第二绝缘层之上。根据浮栅中存储的电荷对只读存储单元进行编程。

从以下的具体说明并参考附图可以更容易地了解本发明的其它特征及发明本身。

图1是根据本发明的存储器的简化示意图。

图2是图1的存储器所用电可擦只读存储单元的简图。

参见图1，展示的存储器10具有存储单元14N、14R的阵列12。存储器10例如是随机存取存储器(RAM)电路、动态RAM(DRAM)电路、同步DRAM(SDRAM)电路、静态RAM(SRAM)电路、或合并DRAM-逻辑电路、或者任何电路器件。更具体地讲，阵列10包括一系列行和列的正常存储单元14N和一行和一列冗余存储单元14R。这里，为了便于理解，仅展示了四行R₀-R₃和四列C₀-C₃存储器10，应该知道一般的存储器将有16、32或更多的这种行和列。