[发明专利]在非易失性半导体存储器件中擦除数据的方法

说明书

本发明涉及在非易失性半导体存储器件中擦除所存储的信息(数据)的方法，更具体地说，这些非易失性半导体存储器件诸如是包括浮栅的EEPROM。

非易失性半导体存储器件是一种即使关掉电源也不会丢失写入数据的半导体存储器。迄今为止，这种存储器已经得到多方面的研究与发展。由于EEPROM(可编程的电子只读存储器)与闪烁存储器的存储单元结构有利于形成细微组织，所以它们适合于器件的高度集成。更特别地，由于闪烁存储器能电子化地写入与擦除数据，它作为磁媒体等的替代品正引起人们的重视。为了在闪烁存储器上写入数据，沟道热电子方法或F-N(Fowler-Nordheim)隧道效应被用来在浮栅中射入电子。另一方面，通过在源极与浮栅之间出现的F-N隧道现象，开发了从浮栅中取出电子来擦除数据的公知方法。

这样的数据擦除方法包括通常所说的源极高压擦除方法。在这一方法中，一个高压(例如12V)被提供给组成单元并有MOS结构的单元源极，然后单元栅极(控制栅)接地，于是在源极与浮栅之间产生高电场，因此产生F-N隧道效应。对于这一方法，必须形成有高电压-电阻结构的源极侧扩散层。因此，这一方法有一个问题，那就是难以细微地组成单元。

因此提出了一种减小源极电压的擦除方法。图1显示了美国专利No.5077691中揭示的技术。在图中，存储单元有下面介绍的结构。在P型硅基片1上形成了N型杂质扩散层，也就是源极2，与漏极3。浮栅5也通过栅极氧化膜4在源极与漏极之间的P型硅基片1上形成。控制栅(单元栅极)7通过栅极间氧化膜6在浮栅5上形成。源极扩散层2、漏极扩散层3、单元栅极7与P型硅基片1分别连接到电压端子VS、VD、VG与Vsub。

对于这一闪烁存储单元，大约5V的正电压与大约-10V的负电压分别提供给VS与VG。因此在源极与浮栅之间形成一个高电场。从而通过F-N隧道效应实现了擦除。图2是一个显示在这种情况下的工作电压的表。与上面介绍的源极高电压擦除方法相比，在这一擦除方法中，源极端子没有高电压。因此，源极侧扩散层不需要高电压-电阻结构。因此，更容易地形成细微结构。据称这种方法能减少由于带间隧道效应而产生有高能量的孔，并能提高浮栅下的栅极氧化膜的可靠性。

因为源极电压减小，这一改进后的擦除方法对形成细微单元是有效的。然而，源极与浮栅之间的电场还是较高。因此，当许多电子存储在浮栅(也就是数据被写入)，硅带在靠近沟道的源极扩散层的表面上被相当大程度地弯曲，因而带间隧道电流可能增高。结果，很难完全防止浮栅下的栅极氧化膜质量的退化。在这种情况下，建议进行如下的解决办法。那就是，为了减小带间隧道电流，源极扩散层由缓变结组成，以减小源极侧扩散层与基片之间的电场。然而，在这一解决方法中，增加了源极扩散层的区域。因此，这一解决方法难以达到初始目标，也就是形成细微单元。

本发明的目的是通过减小在擦除时产生的微小的带间隧道电流，以及通过防止由于带间隧道电流产生的热载流子导致的浮栅下栅极氧化膜的退化，在能形成细微单元的非易失性半导体存储器件中提供一种擦除数据的方法。

根据本发明的一个方面，提供了一种在非易失性半导体存储器上擦除数据的方法，这种半导体存储器在第一传导型半导体基片上有第二传导型源极区域与第二传导型漏极区域，在所述源极区域与漏极区域之间的第一传导型半导体基片上通过第一绝缘膜有浮栅，在所述浮栅上通过第二绝缘膜有控制栅。这一方法包括如下步骤：提供极性与地电位相同的预定电位给源极区域；提供极性与地电位相反的高电位给控制栅；提供极性与预定电位相同的在地电位与预定电位之间的中间电位给第一传导型半导体基片。

根据本发明另一方面，提供了一种在非易失性半导体存储器中擦除数据的方法，这种存储器在第一传导型半导体基片上有第二传导型阱区域，在所述第二传导型阱区域中有第一传导型阱区域，在所述第一传导型阱区域中有第二传导型源极区域与第二传导型漏极区域，在所述源极区域与漏极区域之间的第一传导型阱区域上通过第一绝缘膜有浮栅，在所述浮栅上通过第二绝缘膜有控制栅。这一方法包括如下步骤：提供极性与地电位相同的预定电位给源极区域；提供极性与地电位相反的高电位给控制栅；提供地电位给第一传导型半导体基片；提供极性与预定电位相同的在地电位与预定电位之间的中间电位给第二传导型阱与第一传导型阱。

在本发明的数据擦除方法中，靠近沟道的源极扩散层的表面上的带间隧道电流能减小。由于带间隧道电流而产生的热载流子更少。因此可以防止浮栅下的栅极氧化膜的退化。此外，为了减小带间隧道电流，源极连接不必是缓变结。因此，能更细微地形成单元。