[发明专利]用于在抛磨后提供改进的平面表面的方法

说明书

本发明的领域一般涉及到半导体制造以及更具体地涉及到减少在平面化时发生的凹陷。

在器件制造中，在基片上形成绝缘层、半导体层以及导体层。各层被构图，以形成图形(feature)与空隙。图形与空隙的特征尺寸(feature size)(F)或最小尺寸取决于光刻系统的分辨能力。图形与空隙被构图，以形成例如晶体管、电容器、以及电阻器等元器件。这些元器件然后互连，以达到所要求的电气功能，形成集成电路(IC)。

当由于F越来越小而使图形与空隙也减小时，用例如介质材料来填充图形之间的更小的间隙变得越来越困难。为了增强间隙充填，采用了例如硼磷硅酸盐玻璃(BPSG)一类掺杂硅酸盐玻璃。由于掺杂硅酸盐玻璃的相当低的熔点，当其沉积后可以再流动，所以它可以有效地填充间隙。

传统上，BPSG都是由各种化学气相沉积技术(CVD)来形成的。BPSG是在约400℃的相对低的温度下沉积的。沉积之后，基片再被加热到足够高的温度，使玻璃软化并流动。例如，BPSG退火到800℃时就引起玻璃流动并填充图形之间的间隙。

通常，集成电路不同区域具有不同的图案因子(pattem factor)，从而在元器件层的基片表面上建立复杂的形貌图，图案因子定义为构图的面积与未构图的面积之比。例如，在动态随机存取存储器(DRAM)集成电路的阵列区域中的构图密度比在支持或逻辑区域中的构图密度高。正因为如此，在阵列区域中图形之间的间隙比在支持或逻辑区域中的间隙更窄。掺杂硅酸盐玻璃，虽然填充了间隙，但仍是相对保形的。也就是说，下层的基片或元器件层的形貌保留在沉积的掺杂硅酸盐玻璃的形貌中。

沉积后，掺杂硅酸盐玻璃例如用化学机械抛磨(CMP)以提供平面化的表面。高度平面化表面形貌是需要的，因为其允许进行附加集成电路元件的沉积和容许更大的元器件密度。然而，复杂的形貌使得用CMP来取得平面化的表面产生困难。特别是，在宽的空隙中会发生掺杂硅酸盐玻璃的碟化凹陷。这种碟化凹陷反过来又影响到表面平整度，减小了下一道光刻操作的聚焦深度。

从以上讨论可知，就人们需要取得元器件结构的间隙填充，并在CMP时具有减小的碟化凹陷。

本发明涉及器件的制造，特别是，本发明提供了抛磨后改进的表面平整度。在一个实施例中，一第一层敷盖在具有复杂形貌的基片上。第一层的沉积厚度足以填充至少窄的间隙。在第一层介电层上再形成第二层，以填充宽的间隙，第二层比第一层更耐受抛磨。通过提供更抗抛磨层的第二层，在抛磨后表面平整度得以改进。

图1介绍一种说明性的DRAM单元；

图2a-b显示用掺杂硅酸盐玻璃在元器件层中填充间隙的传统操作，其在抛磨后会导致凹陷；以及

图3a-3c显示了根据本发明的实施例减小抛磨后造成凹陷的说明性操作过程。

本发明减小了在半导体制造过程中由于抛磨造成的碟化凹陷(dishing)。为便于本发明的讨论，以DRAM集成电路的形成为内容来予以介绍。但是本发明是有广泛意义的，也可以用于一般的涉及凹陷问题的半导体制造过程中。在讨论本发明前先对DRAM单元以及采用掺杂硅酸盐玻璃作为间隙填充的传统操作过程进行介绍。

参阅图1，显示的是常用的沟槽电容器DRAM单元。这类常用沟槽电容器DRAM单元例如在Nesbit等人“具有自调准隐埋带(BEST)的0.6微米225兆位沟槽DRAM单元”IEDM93-627中已有介绍，在本专利的说明中全都引用。特别是，单元的阵列由字线与位线来互连以形成DRAM芯片。

DRAM单元100包括在基片101中形成的沟槽电容器160。沟槽很典型地是用浓n型掺杂剂掺杂的多晶硅(Poly)来填充的。多晶硅作为电容器的一个极板，称之为“存储节点”。在沟槽的下部四周是由n型掺杂剂掺杂的隐埋极板165。在沟槽的上部是用以减小寄生漏泄的颈部168，节点介质163把电容器的两个极板相隔开。含有n型掺杂剂的隐埋井170用以连接在阵列中DRAM单元的隐埋极板。在隐埋井的上面是p井173，它用来减小垂直漏泄。