[发明专利]供滤波器中系数应用的多端口寄存器堆

说明书

本发明涉及有限脉冲响应(FIR)滤波器，更具体地涉及应用时间复用乘法器的、每个乘法器具有多个系数的自适应FIR滤波器。

先有技术的有限脉冲响应(FIR)滤波器中使用了固定延时线，用于使系数重复循环。此类延时线的实现应用了一系列的边沿触发式触发器。结果，在工作中先有技术的延时线消耗的功率比之所希望的要大。

在转让于同一受让人、作为临时申请的共同未决的美国专利申请序号NO.08/937665中，使用了多端口寄存器堆来实现系数存储，在滤波器工作所必需的系数上提供出延时。多端口寄存器堆通常是一个小存储器，例如存储容量为4个字，具有至少一个读出端口和一个写入端口。写入多端口寄存器堆的数据可以以任何所需的次序从其中读出。多端口寄存器堆可以有附加的输出端口，从那里也可以以任何所需的次序从其中读出所存储的数据，其次序与任何别的端口上的次序是不相关的。至于相乘系数，每个多端口寄存器堆将数据从一个输出端口馈送至FIR滤波器有关电路级的乘-加部分上。至于自适应滤滤器，由每个多端口寄存器堆将另一个输出端来的数据馈送至供该系数使用的更新单元上。应当指出，这些输出端口可以是相同的，而如果不是这样，则供给它们的数据可以是相同的。关于系数的应用，并不需要象共同未决的专利申请中所述地使多端口寄存器堆工作于通透模式。

当FIE滤波器为具有可更新的系数的自适应滤波器时，必需有一个更新单元来计算新的系数值。这样一种更新单元结合进或关联于一个上溢/下溢检测和/或饱和单元，它用来防止滤波器中毁灭性的误码，当发生上溢或下溢时这种误码可能发生。这种误码之所以会发生，是因为应用二进制数目实施运算中常规技术之特性的缘故。例如，当应用2的补码形式表示的两个大的正数值相加时，结果会呈现为一个负数值，这显然是错误的。一个上溢/下溢检测和/或饱和单元防止了这种问题，方法是依据其具体情况给出下列之一作为输出：a)标志符，指明是否已发生上溢或下溢；b)代表最大正值或负值的一个值，它能表示为一个饱和值；或者c)计算的实际结果。该上溢/下溢检测和/或饱和单元位于系数更新电路的关键通路中，也即位于确定最大速度的通路中，更新可在这个速度上实施。因此，可以实施的上溢/下溢检测和/或饱和处理的速度限制了更新处理的速度。    

已经认识到，在自适应FIR滤波器中存储系数，可以应用改进的多端口寄存器堆。按照本发明的原理，对先有的共同未决的专利申请中多端口寄存器堆的改进，借助于在这里引入计算能力，例如对系数值或其导数执行计算的能力，或者是对其上进行的操作进行控制的能力。按照本发明的一个方面，多端口寄存器堆在这里引入一个上溢/下溢检测和/或饱和单元。按照本发明的另一个方面，多端口寄存器堆在这里引入一个专门的编码器，例如所谓的“Booth”编码器，它用来加速乘法处理。按照本发明的再一个方面，多端口寄存器堆在这里引入一个变换器，例如2的补码变换为符号-量值码的变换器，用以改变系数的表示法。按照本发明的一个方面，在多端口寄存器堆中执行的全部计算是在滤波或者系数更新的关键通路之外实施的。应用这样改进的多端口寄存器堆的优点在于，比之先有的共同未决的专利申请，可以使自适应FIR滤波器的构成做到，工作得较快些，且功耗较低些。

图1示出按照本发明之原理的一个示例性多端口寄存器堆，它可以应用来存储有限脉冲响应(FIR)滤波器中的系数；

图2示出图1中多端口寄存器堆的一个简化图，包括一个系数更新单元和一个系数时钟；

图3示出一个定时图，应用于图1中所示的多端口寄存器堆的简化图的工作；

图4示出供图1中多端口寄存器堆内应用的一个上溢/下溢检测和/或饱和单元的实施例。

图1示出按照本发明之原理的一个示例性多端口寄存器堆，它可以应用来存储有限脉冲响应(FIR)滤波器电路级中的系数。多端口寄存器堆通常是一个小存储器，例如存储容量为4个字，具有至少一个读出端口和一个写入端口。写入多端口寄存器堆的数据可以以任何所需的次序从其中读出。多端口寄存器堆可以有附加的输出端口，从那里也可以以任何所需的次序读出其中存储的数据，其次序与任何别的输出端口上的读出次序是不相关的。

更具体地，图1示出多端口寄存器堆101，它包括：具有存储单元103-1至103-H的存储单元103，计算单元105，以及具有锁存器107-1至107-K的锁存器107。