[发明专利]带处理功能的存储器

说明书

相关申请的参照

借助于参照包含在日本特开平9-193828号公报(申请日是1997年7月18日)所公开的说明书、权利要求书、附图和摘要中的全部公开的内容，并合并到本申请中。

技术领域

本发明涉及存储器。特别涉及包括存储信息的存储元件和对存储元件所存储的信息进行规定处理的内部处理手段的带处理功能的存储器。

背景技术

为了进行图像数据等的运算处理，使用功能存储器。功能存储器不仅存储数据，而且也包括对存储的数据进行简单运算的功能。例如，有一种功能存储器，具有存储多个字的数据的存储器单元，同时对于每个字还具有运算电路。如果使用这种功能存储器，则不必用输入输出电路(I/O电路)和外部的主处理器，只要用内装的运算电路，就能对于一旦写入的数据并列处理各个字。因此，能高速地处理存储的大量的数据。此外，因主处理器的负担减小，所以不会由于图像数据等的运算处理而大幅度地减少其它的处理。

但是，以往的功能存储器存在以下的问题。为了减小存储器的面积，以往的功能存储器使用DRAM(Danamic Random Access Memory)作为存储器元件。因此，因必须进行刷新动作等，所以必须要很多的晶体管和布线，并且动作也麻烦。此外，因DRAM是易失性的存储器，所以由于电源的故障等，恐怕会使处理中的大量数据全部消失。

发明概述

本发明为解决这种问题，其目的是提供使用的晶体管等的数量少、能用简单的动作进行处理、并且故障少的带处理功能的存储器。

基于本发明的带处理功能的存储器，包括存储信息的存储元件和对于存储在存储元件中的信息进行规定的处理的内部处理手段，其特征在于，

利用强电介质的滞后特性存储信息的强电介质存储元件作为存储元件。

如前所述，虽然能很充分地表示本发明的特征，但其构成和内容及目的和特征，在参照附图的基础上，根据后述公开的将进一步更清楚。

附图简要说明

图1是表示基于本发明一实施形态的带处理功能的存储器的功能存储器10的整体结构的图。

图2是详细地表示功能存储器10的一部分的图。

图3是表示W单元34的结构图。

图4是表示读出放大器30的结构图的一例。

图5是表示缓冲器电路32的结构图的一例。

图6A是表示从外部写入信息时的各信号线状态的时序图。

图6B是表示向外部读出信息时的各信号线状态的时序图。

图7A是表示在内部进行加法处理的情况下从W单元34读出信息时的各信号线状态的时序图。

图7B是表示在内部进行加法处理的情况下从Q单元36读出信息时的各信号线状态的时序图。

图8是表示在内部进行加法处理的情况下将加法结果写入到Q单元36中时的各信号线状态的时序图。

图9是表示在强电介质电容器CF上产生的电压和电荷、即极化状态的关系图。

图10是表示作为基于本发明的其它实施形态存储元件的FET50的结构图。

实施发明的最佳方式

下面，参照附图对实施本发明的最佳实施形态进行说明。

图1是表示基于本发明一实施形态的带处理功能的存储器的功能存储器10的整体结构图。功能存储器10包括：单元矩阵部12，字解码器14，驱动电路16，数据解码器18，读出放大器20，位解码器22，作为读写切换手段的多个晶体管24，读写控制单元26和作为内部处理手段的多个加法器28。

在单元矩阵部12中，行列配置作为第1存储元件的W单元34和作为第2存储元件的Q单元36。交替配置以W单元34作为要素的行和以Q单元36作为要素的行。

如图2所示，以W单元34作为要素的行，构成作为第1字部的W字部LW1，LW2，…。以Q单元36作为要素的行，构成作为第2字部的Q字部LQ1，LQ2，…。利用相邻的W字部和Q字部，构成一对字部L。例如，利用W字部的LW1和Q字部的LQ1，构成一对1字部L1。

一对字部的对应的W单元34和Q单元36，构成作为一对存储器元件的一对单元38。