[发明专利]半导体装置的布线形成方法及半导体装置

说明书

技术领域

本发明涉及一种半导体装置的布线形成方法及半导体装置，该方法用来在连接孔或布线用槽内形成由金属材料构成的布线，上述连接孔或布线用槽用来连接半导体衬底上形成的布线和半导体衬底。特别是涉及既不导致制造工序的复杂化、又能完全且均匀地将金属材料埋置于连接孔或布线用槽之中的方法。

背景技术

迄今，LSI等集成电路中的布线一般是这样形成的：用光刻法及干刻法等对采用溅射法形成的铝(Al)系合金膜进行加工，形成上述布线。

可是，伴随半导体集成电路的高度集成化，为了进行布线和半导体衬底之间的连接等而开设的连接孔或布线用槽的直径变得微细，深宽比越发增大。因此，难以用溅射法在连接孔中形成一定厚度的布线，存在导致分步敷层质量下降、连接孔布线的电阻增大、耐电迁移性劣化等问题。

为了避免这些问题，在半微米以下的LSI中，连接孔内部的垂直布线部分可以采用这样的方法：即，使用钨(W)，利用CVD法(化学汽相淀积成膜法)形成布线。

可是，在上述现有的使用钨、利用CVD法形成布线的方法中，由于钨的电阻大，需要用干刻法或化学机械研磨法(CMP)，并仅在连接孔中保留在衬底全部表面上形成的钨膜，而将除此以外的部分除去，改为形成铝系合金布线。因此形成布线的工序变长，存在增加成本的问题。

另一方面，伴随布线的微细化，最好使用耐电迁移性高的低电阻布线材料，研究了将能满足这个要求的铜作为布线材料用的成膜方法、以及布线加工法。

可是，由于用一般的溅射法不能在连接孔中均匀地形成铜膜，所以虽然研究了用CVD法形成铜膜，但还存在作为原料的铜的有机金属化合物的开发、以及CVD装置的开发等课题。

另外，虽然也研究了铜的电解电镀法，但在微细的连接孔或布线用槽以外的周边部分电镀，会导致开始就将连接孔或布线用槽的入口堵塞，不能在微小的连接孔内形成气孔，从而存在难以将铜置入的问题。

另外，用干刻法加工铜较难，例如，虽然提出了DUALDER加工法，即在绝缘膜上形成了连接孔和布线用槽后，在全部表面上形成铜膜，然后用化学机械研磨法将多余的铜除去，一并形成有垂直连接部分的布线，但为了应用该方法，也希望开发能可靠地使铜在连接孔或布线用槽等深宽比大的孔或槽中成膜的技术。

因此，本发明就是着眼于上述现在尚未解决的课题而完成的，其目的在于提供一种能进行完全且均匀地向深宽比大的槽或孔中嵌入的有选择的电镀方法、采用该方法的半导体装置的布线形成方法、以及采用该方法的半导体装置。

发明的公开

为了达到上述目的，本发明提供一种半导体装置的布线形成方法，其特征在于包括下列步骤：在半导体衬底上形成的绝缘膜上，形成凹状的布线用路径；在至少包括上述布线用路径的凹部内表面的上述绝缘膜表面上，形成第一导电体层，该层具有使电镀液中的铜系金属材料以规定的速度析出所必要的析出过电压即第一析出过电压；在上述绝缘膜表面上，以覆盖除了上述布线用路径的凹部内表面以外的区域的方式形成第二导电体层，该层具有比上述第一析出过电压高的第二析出过电压；然后，至少将上述布线用路径的凹部内表面浸渍在上述电镀液中，用比上述第一析出过电压高、且比上述第二析出过电压低的析出过电压，进行电镀处理，使上述金属材料析出，并对析出的上述金属材料进行研磨，形成布线。

即，在半导体衬底上形成的绝缘膜上呈凹状形成的、包括连接孔或布线用槽等布线用路径的凹部内表面的区域，利用例如CVD法等形成析出过电压为第一析出过电压的第一导电体层，以覆盖除了布线用路径以外的绝缘膜表面的方式，利用例如溅射法等形成析出过电压为第二析出过电压的第二导电体层。然后至少将布线用路径的凹部内表面的全部表面浸渍在电镀液中，用比第一析出过电压高且比第二析出过电压低的析出过电压，进行电镀处理。该析出过电压是使电镀液中的铜系金属材料以规定的速度析出所必要的电压，所以在露出第二导电体层的部分，金属材料不析出，而在露出第一导电体层的部分，电镀液中的金属材料和第一导电体层之间发生化学反应，析出金属材料，进行镀铜。就是说，只在露出第一导电体层的部分、即只在欲进行电镀的布线用路径的凹部内侧镀铜，结果铜呈被嵌入的状态，所以通过研磨该铜，能获得由被嵌入布线用路径中的铜构成的布线。

这里，上述第二导电体层最好采用各向异性大的成膜方法形成。这是为了只在除去应进行电镀的区域以外的区域、即只在除去布线用路径以外的区域形成第二导电体层，以便避免在布线用路径上形成第二导电体层。