[发明专利]缺陷密度低,空位占优势的硅

说明书

                     技术背景

本发明一般涉及用来制造电子元件的半导体级单晶硅的制备。本发明具体涉及具有避免本征点缺陷附聚的空位占优势的轴对称区域的单晶硅毛坯和晶片，及其制备方法。

大多数半导体电子元件制造方法中，作为原料的单晶硅通常用所谓的引上法(Czochralski，″Cz″法)制备。该方法中，将多晶硅(“多硅”)放入坩埚并熔化，让籽晶接触硅熔体并缓慢提拉生长单晶。完成收颈后，通过降低拉速和/或熔体温度使晶体直径放大直至达到所要求的直径或目标直径。然后通过控制拉速和熔体温度同时补偿熔体水平面的降低来生长大约等径的柱状晶体主体。坩埚内熔体耗尽之前接近生长工艺后期时，必须逐渐减小晶体直径形成尾锥。一般通过增大拉速和对坩埚的供热来形成尾锥。在直径变得足够小时，晶体与熔体分离。

近几年来认识到，单晶硅内的许多缺陷都是在晶体生长炉内于凝固后晶体冷却时形成的。这种缺陷的出现，部分是由于存在过量(亦即高于溶解度极限的浓度)的本征点缺陷，它是公知的空位和自填隙原子(self-interstitial)。由熔体生长的硅晶体一般都带有一种类型或另一种类型的本征点缺陷，或者是晶格空位(“V”)或者是硅自填隙原子(“I”)。有人提出在凝固时就确定了硅内这些点缺陷的类型和起始浓度，如果这种浓度达到体系内临界过饱和的程度并且点缺陷的迁移率足够高，就会发生反应，或附聚事件。在硅内附聚的本征点缺陷在制造复杂和高集成电路的材料时对生产潜能有严重影响。

认为空位型缺陷是这种可观测晶体缺陷的起源，如D-缺陷，流图(flow pattern)缺陷(FPDs)，栅氧化综合(GOI)缺陷，晶体原生颗粒(COP)缺陷，晶体原生(闪)光点缺陷(LPDs)，以及通过如红外扫描显微镜等红外光散射技术和激光扫描层析X射线照相术观测到一些种类的体缺陷。在空位过量区域还存在起成核作用使环氧化诱发堆垛层错(OISF)的缺陷。可以推测，这种特殊缺陷是一种由于过量空位催化的高温成核的附聚氧。更未充分研究涉及自填隙原子的缺陷。一般认为它们是低密度的填隙型位错环或位错网络。这种缺陷与栅氧化综合缺陷无关，是一种重要的晶片性能判据，但普遍认为它们是有关漏电问题使器件失效的其他类型的原因。

在提拉硅中这种空位和自填隙原子附聚缺陷的密度范围一般是大约1×10³/cm³至约1×10⁷/cm³。尽管这些值相当低，附聚的本征点缺陷具有迅速增强影响器件制造的重要性，实际上，现在看来是在器件制造工艺中的成品率限制因素。

迄今为止，处置附聚本征点缺陷问题主要有三种手段。第一种手段包括着重在于晶体提拉工艺的方法，为的是降低毛坯中附聚本征点缺陷的密度值。这个方法进一步细分为使晶体提拉条件造成让空位占优势材料生成的方法，和使晶体提拉条件造成让自填隙原子占优势材料生成的方法。例如有人建议，降低附聚本征点缺陷密度值是通过(i)通过控制v/G_o生长晶体，使其中晶格空位是占优势的本征点缺陷，和(ii)在晶体提拉工艺期间改变(一般是缓慢降低)硅毛坯从大约1100℃至约1050℃的冷却速度来影响附聚缺陷的成核速度。这个方法虽能降低附聚缺陷密度值，但并不能阻止该缺陷的形成。而器件制造业提出的要求越来越严格，使这些缺陷的存在更成问题。

还有人建议在晶体生长期间降低拉速，让它低于大约0.4mm/分钟。然而这个建议仍不能令人满意，因为这种慢拉速会让每个晶体拉晶炉减少产率。更重要的是这种拉速导致形成自填隙原子浓度高的单晶硅。这种高浓度进而会导致形成附聚的自填隙原子缺陷以及有关这种缺陷而造成的所有问题。

处置附聚本征点缺陷问题的第二个方法包括着重在于附聚本征点缺陷生成后将其溶解或湮灭的方法。一般使用高温热处理晶片形式的硅就能达到目的。例如Fusegawa等人在EP 503816 A1中提出以超过0.8mm/分钟的生长速度生长硅毛坯，并且在1150℃-1280℃温度范围热处理毛坯切成的晶片来降低晶片表面附近薄层区域的缺陷密度。所需具体处理条件取决于附聚本征点缺陷在晶片中的浓度和位置。从不具备该缺陷的均匀轴向浓度的晶体切出的不同晶片要求不同的生长后处理工艺条件。而且，这种晶片的热处理也相当昂贵，还有金属杂质引入硅晶片的趋向，并且对涉及晶体所有类型的缺陷并非一致有效。