[发明专利]降低在Σ－Δ调制器中周期性噪声的设备与方法

说明书

技术领域

本发明涉及一种降低周期性噪声的∑-Δ调制的方法。

相关技术描述

在大多数声频设备，例如，移动电话或CD唱机中，要进行模拟/数字或数字/模拟转换，在模拟/数字或数字/模拟转换器中通常采用∑-Δ调制器。

依据现有技术的一种∑-Δ调制器包括许多积分器，许多放大器和一个量化器。将它们以对∑-Δ调制器具有特征的方式进行排列。将∑-Δ调制器的线路结构描述在下面。

在∑-Δ调制器中，当它的输入信号为低，恒定，或变化缓慢时，产生一种所谓的周期性噪声，或无用音。即使此周期性噪声具有相当低的幅度，对于人耳而言，它完全是可听到的。因此，必须将这种噪声降低到听不见的水平。

在EP 0709 969 A2中，一种藉助脉动信号降低周期性噪声的∑-Δ调制器被公开。该脉动信号是一种随机信号，例如，一种伪-噪声码(PN-码)。这种脉动信号可在∑-Δ调制器的一处或多处加入。取决于将脉动信号加入∑-Δ调制器的何处，在加入前，此信号由一种特定的滤波器滤波。

该PN码的最佳长度是PN码的周期大于被∑-Δ调制器处理的最低频率的周期。PN码至少应是21位长。该脉动信号整流后的AC功率取决于∑-Δ调制器的阶数。

这种解决办法的一个缺点是取决于脉动信号被选取加到何处，将需要一个或多个滤波器。

用于降低∑-Δ调制器中周期性噪声的另一种通常的解决办法是将脉动信号加入一个积分器中。将该脉动信号加入不需要滤波。

这种解决办法也有缺点，使∑-Δ调制器的性能变坏。

在∑-Δ调制器中信号/噪声比的恶化意味着∑-Δ调制器的复杂性必定增加。这就意味着必将较大量的积分器用于∑-Δ调制以保持所希望的性能水准。

如果将∑-Δ调制器包括在D/A转换器中，则有另一种对付信号/噪声比恶化的解决办法。可以增加D/A转换器中一个内插滤波器内的过采样率或者增加安排在∑-Δ调制器输出的低通滤波器的复杂性。

然而，以上提到的三种解决办法导致增加功率消耗和增加∑/Δ调制器的复杂性，这对于无线电通信设备，例如移动电话是不希望的。

发明概述

本发明解决降低在∑-Δ调制器中周期性噪声(无用音)的问题。

本发明解决的另一个问题是，当降低周期性噪声时保持从∑-Δ调制器的输出信号的信号/噪声比而不增加∑-Δ调制器的复杂性。

本发明解决的还有一个问题是，当降低周期性噪声而将用于∑-Δ调制的本发明的设备与方法包括在一个D/A转换器中时，要保持来自D/A转换器的输出信号的信号/噪声比而不增加D/A转换器的复杂性。

因此本发明的一个目的是提供用于∑-Δ调制而能降低已调输出信号中周期性噪声的设备和方法。

另一个目的是当降低周期性噪声时，获得对于∑-Δ调制器输出信号良好的信号/噪声比而不增加实现调制步骤的∑-Δ调制器的复杂性。

依据本发明通过将两个不同信号加入到∑-Δ调制器而解决以上提到的问题。第一信号具有较短的周期。将所述的第一信号加到∑-Δ调制器的最高位之一，第二信号与所述的第一信号相比，具有较长的周期。将第二信号加到包括在∑-Δ调制器中的积分器之一的最低位。

本发明设备和方法的一个优点是实现降低周期性噪声而未使来自∑-Δ调制器的输出信号的信号/噪声比恶化。

本发明的另一个优点是由于降低周期性噪声时复杂性可得到控制，因而∑-Δ调制器消耗比较少的功率。

现在将通过最佳实施方案并参考附图更详尽地描述本发明。

附图简述

图1是包含一个∑-Δ调制器的D/A转换器的方框图。

图2是展示本发明的设备和方法的一个实施方案的一种∑-Δ调制器的方框图。

图3是展示本发明的设备和方法的另一个实施方案的一种∑-Δ调制器的方框图。

图4是展示本发明的设备和方法的又一个实施方案的一种∑-Δ调制器的方框图。

图5是展示本发明的设备和方法的另外一个实施方案的一种∑-Δ调制器的方框图。

优选实施方案详述