[发明专利]晶体钙钛矿铁电单元的退火和呈现阻挡层特性改善的单元

说明书

技术领域

本发明涉及集成在诸如硅等衬底上的铁电结构。尤其是，本发明涉及制造结晶学上取向(crystallographically oriented)的铁电结构。

背景技术

对于制造在IC芯片断电后继续存储数据的非易失性集成电路(IC)存储器引起相当的注意。推向市场的一种类型是在一电极的电容器之间的间隙中填充可在电气上极化成(pole into)两个状态的铁电材料的铁电存储器。目前市售的还包括多晶铁电材料。尽管进行了进一步发展的努力，但这些多晶铁电IC存储器仍表现出弱的疲劳特性，且在制造中受到产量低的困扰。

发展的另一个途径是在结晶学上取向阶段中生长铁电材料。据相信，在适当的条件下，在具有典型铁电体的分层钙钛矿晶体结构的<001>轴的柱状多晶结构中的铁电生长的优先取向为垂直于铁电膜。铁电材料的例子包括锆钛酸铅(PZT)、镧钛酸铅(PLZT)、铌钛酸铅(PNZT)。形成的柱状微晶在铁电膜平面内随机取向。

本申请的两个发明人Dhote和Ramesh已在1995年12月26日提交的08/578,499号和1996年1月3日提交的08/582,545号美国专利申请中揭示了两个不同但相关的结构，这里通过参考而引入它们的全部内容。后一专利申请的结构在图1的剖面图中示出。在<001>取向的晶体硅衬底22上形成所示的铁电随机存取存储器(FRAM)单元20(在IC存储器中形成许多这样的单元)，该单元包括铁电电容器和晶体管。通过形成导电率类型与衬底22的导电率类型相反的源和漏阱24、26而产生金属-氧化物-半导体(MOS)晶体管。以包括下栅氧化物层和例如铝等上金属栅极线(gate line)的栅极结构28覆盖插入的栅区来控制栅极。

把第一中间层(inter-level)介电层30淀积在衬底和晶体管结构上。穿过位于源阱24上区域的第一中间层介电层30蚀刻出通孔32，把多晶硅填入通孔32而形成至晶体管源极的多晶硅触点塞(contact plug)。在第一中间层介电层30之上以光刻方式刻划金属源极线34，金属源极线34与多晶硅塞32电气接触。

然后在第一中间层介电层30上淀积第二中间层介电层36。穿过位于漏阱26区域上的第一和第二中间层介电层30、36蚀刻出另一个通孔38，把多晶硅填入第二通孔38而形成至晶体管漏极的触点塞。

然后淀积和限定下铁电堆层(stack)。它包括促进与多晶硅塞38的电气接触的多晶硅层40、在下面的多晶硅和氧化铁电层及其氧化物电极之间起到第一导电阻挡层作用的氮化钛(TiN)层42、起到主阻挡层作用的金属间层44以及下金属-氧化物电极46。

在500°到650℃范围内的温度下进行金属-氧化物电极46、52和铁电层50的生长，最高的温度在金属间层44的淀积后的处理中实现。

金属间层44对于所引用的专利申请来说是新的。它可具有Ti₃Al化合物，其它选择将在以下讨论。简言之，金属间层是至少两种金属的合金(一种金属是难熔的)，这些金属以理想配比或接近于理想配比混合。这样形成了原子序列长的金属，即至少是多晶的金属。Liu等人在“有序的金属间化合物(intermetallics)”(ASM手册，第2卷，特性和选择：非铁合金和专用材料(国际ASM，1992)，第913-942页)中详细地介绍了金属间化合物(至少用于机械元件)。

下金属-氧化物电极可具有镧锶辉钴矿(LSCO)化合物，尤其是近似于La_1-xSr_xCoO₃的化合物，其中0.15≤x≤0.85。现在众所周知，LSCO形成可接受的电气触点并进一步促进钙钛矿铁电材料的高度定向生长。下铁电堆层结构的几个变化都是可能的。多晶硅层40或TiN层42都不是很重要，可省却任一层或这两者。

在下铁电堆层的侧面周围形成Z形场-氧化物层48，该层从其底部在其边缘上沿横向向外延伸，但留下用以在以后淀积上铁电堆层的中央孔。

然后淀积上铁电堆层并把它限定为填充场氧化物层48的孔但不延伸出该孔的最底部。上铁电堆层包括例如PNZT等铁电层50、例如LSCO等上金属-氧化物电极层52和铂层54。

在上和下铁电堆层周围淀积第三中间层介电层56。向下蚀刻到铂层54形成通孔60，把Ti/W填入该通孔而形成与铂层54接触的通路60。淀积并刻划铝层以形成连到通路60的互连线62。