[发明专利]半导体集成电路装置及其制造方法

权利要求书

1、一种半导体集成电路装置，该装置具有由具备配置在沿半导体衬底的主面的第1方向延伸的多条字线和沿与上述第1方向垂直的第2方向延伸的多条位线的交点上，且与上述字线构成为一体的栅电极的存储单元选择用MISFET和与之串联连接的信息存储用电容元件构成的DRAM存储单元，其特征是：上述多条字线，沿上述半导体衬底的主面的第1方向用同一宽度直线延伸，而相邻的字线彼此间的间隔比上述宽度小。

2、权利要求1所述的半导体集成电路装置，其特征是：上述相邻的栅极电极彼此间的间隔，用由光刻技术的析象界限决定的最小尺寸构成。

3、权利要求1所述的半导体集成电路装置，其特征是：上述字线和与之构成为一体的上述存储单元选择用MISFET的栅极电极，用至少在一部分内含有金属膜的导电膜构成。

4、权利要求1所述的半导体集成电路装置，其特征是：形成上述存储单元选择用MISFET的有源区域，由沿上述半导体衬底的主面的第2方向延伸的、周围被器件隔离区域围起来的岛状图形构成。

5、权利要求4所述的半导体集成电路装置，其特征是：把上述有源区域围起来的器件隔离区域，用向在上述半导体衬底的主面上开孔后的沟内埋入绝缘膜形成的器件隔离沟构成。

6、权利要求1所述的半导体集成电路装置，其特征是：上述位线通过绝缘膜形成于上述存储单元选择用MISFET的上方，对上述存储单元选择用MISFET的源、漏的一方和上述位线进行电连的接触孔，相对上述存储单元选择用MISFET的栅极电极自对准地形成。

7、权利要求1所述的半导体集成电路装置，其特征是：上述信息存储用电容元件通过绝缘膜形成于上述存储单元选择用MISFET的上方，对上述存储单元选择用MISFET的源、漏的另一方和上述信息存储用电容元件的一方的电极进行电连的接触孔，对于上述存储单元选择用MISFET的栅极电极自对准地形成。

8、一种半导体集成电路装置，该装置具有由具备配置在沿半导体衬底的主面的第1方向延伸的多条字线和沿与上述第1方向垂直的第2方向延伸的多条位线的交点上，且与上述字线构成为一体的栅电极的存储单元选择用MISFET和与之串联连接的信息存储用电容元件构成的DRAM存储单元，其特征是：上述位线沿上述半导体衬底的主面的第2方向用同一宽度直线性地延伸，相邻的位线彼此间的间隔比上述宽度宽。

9、权利要求8所述的半导体集成电路装置，其特征是：上述位线的宽度用由光刻技术的析象界限决定的最小尺寸以下的尺寸构成。

10、权利要求8所述的半导体集成电路装置，其特征是：上述位线由至少在一部分内含有金属膜的导电膜构成。

11、一种半导体集成电路装置，具有由具备配置在沿半导体衬底的主面的第1方向延伸的多条字线和沿与上述第1方向垂直的第2方向延伸的多条位线的交点上，且与上述字线构成为一体的栅电极的存储单元选择用MISFET和与之串联连接的信息存储用电容元件构成的DRAM存储单元，其特征是：形成上述存储单元选择用MISFET的有源区域，由沿上述半导体衬底的主面的第2方向延伸的、周围被器件隔离区域围起来的岛状图形构成，上述多条字线沿上述半导体衬底的主面的第1方向用同一宽度和同一间隔延伸，通过第1绝缘膜在上述器件隔离区域的上部形成的上述位线，沿上述半导体衬底的主面的第2方向用同一宽度和同一间隔延伸，电连在上述有源区域上形成的上述存储单元选择用MISFET的源、漏的一方和在上述器件隔离区域的上部形成的上述位线的第1接触孔，第1方向的直径比第2方向的直径大，其一部分延伸到上述器件隔离区域的上边。

12、权利要求11所述的半导体集成电路装置，其特征是：向上述第1接触孔的内部埋入掺有与上述存储单元选择用MISFET的源、漏同一导电类型的杂质的多晶硅膜。

13、权利要求11所述的半导体集成电路装置，其特征是：上述位线和上述存储单元选择用MISFET的源、漏的一方，通过存在于上述位线和上述第1绝缘膜之间的第2绝缘膜上形成的第1贯通孔进行电连。

14、权利要求13所述的半导体集成电路装置，其特征是：上述位线的宽度比上述第1贯通孔的直径小。