[发明专利]具有可变宽度指令的数字信号处理器

权利要求书

1．一种数字信号处理器，包含：

一个存储构成所述数字信号处理器的程序的多个指令的行的程序存储器，所述指令包括具有第一数目的数字信号的短指令和具有大于所述第一数目的第二数目的数字信号的长指令；

一个从所述程序存储器检索指令并通过生成控制所述数字信号处理器的其它单元的操作的命令信号来响应所述指令的程序控制单元，所述程序控制单元有所述程序控制单元检索和响应短指令的第一方式，以及所述程序控制单元仅仅检索和响应长指令的第二方式；

一个存储数字数据的寄存器组；

一个地址发生器单元，它与所述数字数据总线、所述寄存器组和所述程序控制单元相连，并响应命令信号，经所述数字数据总线，从所述数字数据存储器检索数据并存储到所述寄存器组，及从所述寄存器组提取数据并存储到所述数字数据存储器；

至少一个与所述程序控制单元和所述寄存器组相连并根据命令信号对所述寄存器组中的数据进行数字数据处理的逻辑单元。

2．权利要求1的数字信号处理器，其中，所述程序存储器包含第一段和第二段，所述长指令在所述第一段和第二段的两项中存储，每个短指令在所述第一段或所述第二段的单一项中存储。

3．权利要求2的数字信号处理器，其中，所述程序控制单元还包含一个有与所述程序存储器的所述第一段相连的第一输入端、与所述程序存储器的所述第二段相连的第二输入端和一个输出端的多路转换器，所述多路转换器在所述程序控制单元处于所述第一方式时发送来自所述存储器的所述第一或所述第二段的短指令。

4．权利要求1的数字信号处理器，其中，

所述程序控制单元从所述程序存储器检索顺序指令，直到遇到流控制指令，所述程序控制单元对流控制指令的响应是访问所述程序存储器中由所述流控制指令标识的单元处的一个后继指令；

所述程序控制单元根据流控制指令中对访问所述后继指令时所采用的处理器方式的指示，将所述程序控制单元置于与所述流控制指令所标识的方式一致的所述第一或所述第二方式。

5．权利要求4的数字信号处理器，其中，所述程序控制单元包含要被响应的指令的流水线，所述程序控制单元清空所述指令流水线来响应流控制指令。

6．权利要求4的数字信号处理器，其中，

所述程序控制单元还包含一个堆栈存储器，

所述程序控制单元还响应CALL流控制指令，将所述CALL流控制指令之后的所述程序存储器单元存储在所述堆栈存储器中，并将表示所述程序控制单元在执行所述CALL流控制指令之前是处于所述第一还是第二方式的标志存储在所述堆栈存储器中；

所述程序控制单元还响应RETURN流控制指令，从所述堆栈存储器检索上次存储的程序存储器单元和处理器方式，将所述程序控制单元置于与所述存储的处理器方式一致的所述第一或所述第二方式，然后访问位于所述上次存储的单元的指令。

7．一种操作数字信号处理器的方法，其中所述数字信号处理器有一个数字数据总线，一个与所述数字数据总线相连的、存储数字数据的寄存器组，一个与所述寄存器组相连的、响应命令信号寻址所述寄存器组中数字数据的地址生成器，一个与所述寄存器组相连的、响应命令信号对所述寄存器组中数据进行数字数据处理的逻辑单元，该方法包含：

存储构成所述数字数据处理器的程序的指令，所述指令包括具有第一数目的数字信号的短指令和具有大于所述第一数目的第二数目的数字信号的长指令；

检索所述指令；

响应所述指令，向所述地址生成器生成命令信号来经所述数字数据总线从所述寄存器组检索数据或向所述寄存器组存储数据，或者向所述逻辑单元生成命令信号来对所述寄存器组中的数据进行数字数据处理。

8．权利要求7的方法，其中，所述指令在包含第一段和第二段的程序存储器中存储，所述长指令在所述第一段和第二段的两项中存储，每个所述短指令在所述第一段或第二段的单一项中存储。