[发明专利]ΣΔ调制器控制的锁相环电路和相关的方法

权利要求书

1．在具有用于产生VCO输出信号的VCO(电压控制的振荡器)的PLL(锁相环)电路中，所述VCO被输入的基准信号调节，VCO输出信号和一个具有用于通过选择的分割系数分割VCO的输出信号的分频器的反馈环相连，用于产生被施加到分频器的分割系数控制信号的装置的改进，分割系数控制信号的值由选择的分割系数确定，所述装置包括：

高频脉动信号发生器，用于产生最少伪随机值的高频脉动信号；以及

噪声整形器，其被连接用于接收具有第一信号特征的频率输入信号的序列，并用于接收由所述高频脉动信号发生器产生的高频脉动信号，所述噪声整形器用于响应其所形成的和值，产生分割系数控制信号，所述分割系数控制信号由具有第二信号特征的分割系数控制信号构成。

2．如权利要求1所述的装置，其中所述高频脉动信号发生器包括具有存储器位置用于在其中存储多个值的存储器装置，所述存储器位置以最少伪随机的方式被访问，在存储器位置中存储的以伪随机方式访问的值形成高频脉动信号的至少一部分。

3．如权利要求2所述的装置，其中所述高频脉动序列发生器还包括至少一个伪随机噪声发生器，所述伪随机噪声发生器用于产生伪随机噪声值，所述伪随机噪声值用于寻址存储器装置的存储器位置。

4．如权利要求3所述的装置，其中所述至少一个伪随机噪声发生器包括用于产生第一伪随机位的第一伪随机噪声发生器，用于产生第二伪随机位的第二伪随机噪声发生器，以及用于产生第三伪随机位的第三伪随机噪声发生器，并且其中3位的组合，每个由第一伪随机位、第二伪随机位和第三伪随机位构成，形成伪随机噪声值，用于对存储器装置的存储器位置寻址。

5．如权利要求1所述的装置，其中所述噪声整形器包括∑Δ调制器。

6．如权利要求5所述的装置，其中所述∑Δ调制器包括量化器，并且其中频率输入信号和高频脉动信号在被提供给所述量化器之前被相加。

7．如权利要求5所述的装置，其中∑Δ调制器包括多阶∑Δ调制器。

8．如权利要求7所述的装置，其中所述∑Δ调制器包括三阶的前馈的∑Δ调制器，其由第一二阶∑Δ调制器和第二二阶∑Δ调制器串联在一起构成。

9．如权利要求8所述的装置，其中第一二阶∑Δ调制器包括第一量化器，第二二阶∑Δ调制器包括第二量化器，并且其中高频脉动信号在被分别施加到第一和第二量化器之前分别和第一和第二∑Δ调制器的每个的频率值输入信号相加。

10．如权利要求1所述的装置，还包括和所述噪声整形器并和所述高频脉动信号发生器相连的时钟信号发生器，所述时钟信号发生器用于产生时钟信号，所述噪声整形器和所述高频脉动信号发生器响应检测得到时钟信号的各个时钟脉冲而操作。

11．如权利要求1所述的装置，还包括和所述噪声整形器相连的时钟信号发生器，用于产生时钟信号，所述噪声整形器响应检测到的选择的时钟信号的时钟脉冲通过操作进行信号整形操作。

12．如权利要求1所述的装置，还包括和所述高频脉动信号发生器相连的时钟信号发生器，所述时钟信号发生器用于产生时钟信号，所述高频脉动信号发生器响应检测到的时钟信号的选择的时钟脉冲通过操作产生高频脉动信号。

13．如权利要求12所述的装置，其中VCO被锁定的输入基准信号被在第一特征频率下产生，并且其中由所述时钟信号发生器产生的时钟信号是频率基本上相应于第一特征频率的时钟信号。

14．如权利要求1所述的装置，其中和所述噪声整形器相连以便接收的频率输入信号包括用于限定选择的载波频率的信号。

15．如权利要求1所述的装置，其中和所述噪声整形器相连以便接收的频率输入信号包括用于限定选择的信息信号的信号。